




ملاحق

7

76

1140 sp

كلية الهندسة المعلوماتية

السنة الثانية

ملحق المحاضرات من 6 إلى 9

عمل طلابي



RB Informatics; 09/09/2020

بنیان الحاسوب ا

المحاضرة 6: الحساب الحاسوبي (Arithmetic for Computers)

س1: تتكون وحدة الحساب والمنطق من نوع 1-bit ALU من ثلاث مكونات رئيسية تدخل إليها قيمتا α و β في اللحظة نفسها: بوابة AND، بوابة OR، ووحدة الجامع (Adder). ما مخرج كل مكون من هذه المكونات الثلاثة، وما مدخلات ومخرجات الجامع الكامل (Full Adder) تحديداً؟

(أ) AND يخرج (($a \text{ AND } b$)، OR يخرج ($a \text{ OR } b$)، والجامع الكامل يحتاج مدخلين a, b ومدخل حمل carry-in، وينتج مخرجين: المجموع sum وحمل خارج carry-out

(ب) AND يخرج (($a \text{ OR } b$)، OR يخرج ($a \text{ AND } b$)، والجامع الكامل يحتاج مدخلاً واحداً فقط وينتج مخرجاً واحداً هو المجموع

(ج) AND يخرج (($a \text{ AND } b$)، OR يخرج ($a \text{ OR } b$)، والجامع الكامل يحتاج مدخلين فقط دون أي مدخل حمل، وينتج مخرجاً واحداً هو المجموع

(د) الجامع الكامل هو الذي ينتج AND و OR كمخرجين إضافيين له إلى جانب المجموع والحمل

الشرح: بوابة AND تخرج ($a \text{ AND } b$)، بوابة OR تخرج ($a \text{ OR } b$)، والجامع الكامل (Full Adder) هو الجزء المسؤول عن العمليات الحسابية، يحتاج إلى المدخلين a, b بالإضافة إلى مدخل للحمل carry-in، وينتج مخرجين: المجموع sum والحمل الخارج carry-out.

الأخطاء: الخيار B يعكس مخرجي AND و OR. الخيار C يتجاهل مدخل الحمل carry-in للجامع الكامل. الخيار D يخلط بين الجامع الكامل وبوابتي AND و OR.

الجواب: أ.

س2: في تصميم bit ALU-1، تصل مخرجات بوابتي AND و OR ووحدة الجامع الثلاثة إلى Multiplexer، لكنه لا يمرر للمخرج النهائي (Result) سوى واحدة منها فقط بناءً على إشارة التحكم operation. أي قيمة لإشارة operation تختار كل مخرج من المخرجات الثلاثة؟


- (أ) القيمة (0) تختار مخرج الجامع، (1) تختار مخرج AND، (2) تختار مخرج OR
 (ب) القيمة (0) تختار مخرج AND، (1) تختار مخرج OR، (2) تختار مخرج الجامع
 (ج) القيمة (1) تختار مخرج AND، (2) تختار مخرج OR، (3) تختار مخرج الجامع
 (د) لا علاقة بين قيمة operation ونوع المخرج المختار؛ يتم اختيار المخرج عشوائياً في كل دورة

الشرح: عندما تكون قيمة operation تساوي (0) يختار المجمع مخرج بوابة AND، وعند (1) يختار مخرج بوابة OR، وعند (2) يختار مخرج وحدة الجامع.

الأخطاء: الخيار A يبدل ترتيب المطابقة الصحيحة بين القيم والمخرجات. الخيار C يبدأ الترقيم من 1 بدلاً من 0. الخيار D ينكر وجود آلية اختيار محددة.

الجواب: ب.

س3: توجد طريقتان لتصميم الجامع (Adder) الذي يجمع 32 وحدة bit ALU-1 معاً: الجامع المتسلسل (Ripple Carry Adder) والجامع مستبق الحمل (Carry-Look-ahead Adder). ما الفرق الجوهرى بينهما من ناحية الأداء؟




- (أ) الجامع المتسلسل أسرع دائماً لأنه أبسط تصميماً من الناحية المنطقية
 (ب) كلا التصميمين لهما السرعة نفسها تماماً بغض النظر عن عدد البتات المعالجة
 (ج) الجامع مستبق الحمل أسرع؛ يحسب الحمل مسبقاً بدل انتظار انتقاله تدريجياً
 (د) الجامع مستبق الحمل أبطأ لأنه يحتاج معادلات منطقية إضافية معقدة قبل بدء الجمع

الشرح: الجامع المتسلسل (Ripple Carry Adder) ينتقل فيه الحمل تدريجياً من بت إلى البت الذي يليه، وهذه الطريقة بسيطة لكنها بطيئة عند التعامل مع عدد كبير من البتات؛ بينما الجامع مستبق الحمل (Carry-Look-ahead Adder) يحسب الحمل المتوقع مسبقاً باستخدام معادلات منطقية، مما يجعله أسرع وأكثر كفاءة.

الأخطاء: الخيار A يعكس العلاقة الصحيحة بين التصميمين. الخيار B ينكر الفرق الموثق بينهما. الخيار D يصف الجامع مستقبك الحمل بأنه أبطأ، بينما هو الأسرع فعلياً.

الجواب: ج.

س4: يُستخدم رمز ALU في معمارية MIPS لتمثيل وحدة الحساب والمنطق كاملةً كتكتلة واحدة بدلاً من رسم وحدات bit-1 بشكل منفصل. ما المدخلات والمخرجات التي يحتويها هذا الرمز؟



(أ) operation و a, b كمدخلات؛ zero و overflow و carry-out كمخرجات

(ب) مدخل بيانات واحد فقط a، دون أي إشارة تحكم أو مخرجات حالة إضافية

(ج) مخرج result فقط دون أي مدخلات بيانات أو إشارات تحكم

(د) مدخلا بيانات a, b فقط دون أي إشارة تحكم operation أو أي إشارات حالة

الشرح: يحتوي رمز ALU على مدخل للبيانات a, b وإشارة تحكم operation لتحديد العملية المطلوبة، وينتج مخرج النتيجة result، بالإضافة إلى إشارات حالة مثل zero (تُستخدم في تعليمات المقارنة والقفز الشرطي) و overflow و carry-out (الحمل الناتج).

الأخطاء: الخيار B و C و D يحذفون معظم المدخلات أو المخرجات الفعلية لهذا الرمز.

الجواب: أ.

س5: يحدث Overflow في عمليتي الجمع والطرح عندما تتجاوز النتيجة النطاق المسموح للتمثيل، لكن الحالات المحددة التي تسبب ذلك تختلف بين الجمع والطرح. متى يحدث Overflow تحديداً في كل من الجمع والطرح؟

(أ) يحدث Overflow في كلتا العمليتين فقط عندما يكون أحد العددين يساوي صفراً

(ب) الجمع: عدنان موجبان تعطي نتيجة سالبة. الطرح: موجب-سالب يعطي سالباً، أو سالب-موجب يعطي موجباً

(ج) في الجمع: عند جمع عدد موجب وعدد سالب فقط. في الطرح: عند طرح عددين متساويين فقط

(د) يحدث Overflow فقط في عملية الجمع، ولا يمكن أن يحدث إطلاقاً في عملية الطرح

الشرح: في الجمع: يحدث overflow عند جمع عددين موجبين (بت الإشارة=0) فتكون النتيجة سالبة. في الطرح (الذي يتم عبر تحويل العدد السالب إلى مكمله الثنائي ثم الجمع): يحدث overflow عند طرح عدد موجب من عدد سالب وكانت النتيجة موجبة، أو عند طرح عدد سالب من عدد موجب وكانت النتيجة سالبة.

الأخطاء: الخيار A يخترع شرطاً غير موثق (تساوي أحد العددين بالصفر). الخيار C يصف حالات غير صحيحة كأسباب لـ overflow. الخيار D ينكر إمكانية حدوث overflow في الطرح رغم وجود حالتين موثقتين لذلك.

الجواب: ب.

س6: تنفذ تعليمات addu وsubu عمليتهما بشكل طبيعي دون إطلاق استثناء عند حدوث overflow، بينما قد تطلق تعليمات add وsub استثناءً عند حدوث overflow. ما دلالة هذا الفرق بين النوعين من التعليمات؟

(أ) addu وsubu تتوقفان دائماً عند حدوث overflow، بينما add وsub تتجاهلانه دائماً

(ب) addu وsubu تتجاهلان overflow، بينما add وsub قد تستدعيان معالج استثناءات

(ج) لا فرق فعلياً بين النوعين؛ كلاهما يتجاهل overflow بالطريقة نفسها تماماً

(د) addu وsubu غير موجودتين أصلاً في مجموعة تعليمات MIPS

الشرح: بعض اللغات مثل C تتجاهل الفيض، بينما لغات أخرى تتطلب إطلاق استثناء؛ ولذلك توفر MIPS كلا النوعين: addu وsubu تنفذان بشكل طبيعي دون إطلاق استثناء عند overflow، بينما add وsub قد تطلقان استثناءً عند حدوثه.

الأخطاء: الخيار A يعكس سلوك النوعين تماماً. الخيار C ينكر الفرق الموثق بينهما. الخيار D ينكر وجود addu وsubu رغم ذكرهما صراحة.

الجواب: ب.

س7: عند حدوث استثناء overflow لتعليمات مثل add، يمر المعالج بسلسلة خطوات محددة قبل أن يعود لتنفيذ البرنامج الأصلي. ما هذه الخطوات بالترتيب؟

(أ) التوقف والانتقال لمعالج الاستثناءات، حفظ العنوان في EPC، القفز للمعالج، ثم mfc0 للعودة

(ب) تجاهل الخطأ تماماً ومتابعة تنفيذ التعليمة التالية مباشرة دون أي حفظ أو معالجة

(ج) حذف التعليمة المسببة للخطأ نهائياً من الذاكرة، ثم إعادة تشغيل البرنامج بالكامل من البداية

(د) استخدام تعليمة mfc0 أولاً لحفظ العنوان، ثم الانتقال لمعالج الاستثناءات، ثم حفظ العنوان مرة أخرى في EPC

الشرح: عند حدوث الاستثناء يتوقف البرنامج عن التنفيذ الطبيعي وينتقل التحكم تلقائياً لمعالج الاستثناءات (exception handler)، ويحفظ النظام عنوان التعليمة المسببة للخطأ في سجل خاص يسمى EPC، ثم ينتقل المعالج لعنوان معالج الاستثناءات المحدد مسبقاً، وأخيراً تُستخدم تعليمة mfc0 لاستعادة القيمة المخزنة في EPC والعودة لمواصلة تنفيذ البرنامج الأصلي.

الأخطاء: الخيار B يتجاهل آلية معالجة الاستثناء الموثقة بالكامل. الخيار C يخترع سلوكاً غير موصوف (حذف التعليمة وإعادة التشغيل الكامل). الخيار D يبدّل ترتيب الخطوات؛ فتعليمة mfc0 تُستخدم في النهاية لا البداية.

الجواب: أ.

س8: تعتمد الحوسبة الخاصة بالرسومات والوسائط (Multimedia) على تمثيل البيانات على شكل متجهات (vectors)، مع استخدام تقنية تُدعى SIMD. ماذا تعني SIMD وما فائدتها الأساسية؟

(أ) اختصار لـ Single Instruction Multiple Data، حيث تُنفَّذ نفس التعليمة على عدة بيانات في الوقت نفسه، مما يسرّع عمليات معالجة الصور والفيديو والصوت بشكل كبير

(ب) اختصار لـ Sequential Instruction Multiple Data، حيث تُنفَّذ التعليمات على البيانات بشكل متسلسل بطيء

(ج) اختصار لـ Simultaneous Independent Memory Distribution، وهي تقنية لتوزيع الذاكرة فقط دون علاقة بتنفيذ التعليمات


(د) اختصار لـ Single Instruction Single Data، وهي نفس آلية التنفيذ العادية دون أي تسريع إضافي

الشرح: SIMD اختصار لـ Single-Instruction Multiple-data، أي تعليمة واحدة، بيانات متعددة، حيث يتم تنفيذ نفس التعليمة على عدة بيانات في نفس الوقت، مما يسرّع عمليات المعالجة بشكل كبير في تطبيقات الصور والفيديو والصوت.

الأخطاء: الخيار B يخترع اختصاراً ومعنى معاكسين لهدف SIMD. الخيار C يخترع اختصاراً غير متعلق بتنفيذ التعليمات. الخيار D ينكر التسريع الذي يميز SIMD تحديداً.

الجواب: أ.

س9: في نظام مكون من 8 بت (مدى الأعداد من 0 إلى 255)، تكون القيمة الحالية لعدد ما 255 ثم تُضاف إليها 1. ما الفرق بين نتيجة هذه العملية في الحساب العادي (الذي يؤدي للالتفاف Wraparound) وفي العمليات التشبعية (Saturating Operations)؟



- (أ) في الحساب العادي تلتف القيمة لتصبح 0، وفي العمليات التشبعية تثبت عند 255
- (ب) في كلتا الحالتين تصبح النتيجة 256 دون أي مشكلة
- (ج) في الحساب العادي تثبت القيمة عند 255، وفي العمليات التشبعية تلتف لتصبح 0
- (د) في كلتا الحالتين تتوقف العملية تماماً وتظهر رسالة خطأ فورية

الشرح: في الحساب العادي، بسبب محدودية عدد البتات، تلتف القيمة $1+255$ لتصبح 0 بدلاً من 256؛ أما في العمليات التشبعية فلا تلتف القيمة، بل تثبت النتيجة عند أقصى قيمة ممكنة (255) في هذا المثال) لتجنب حدوث تشوه مفاجئ في الصوت أو الصورة.

الأخطاء: الخيار B يتجاهل محدودية عدد البتات. الخيار C يعكس السلوكين الصحيحين بين الحساب العادي والتشبعي. الخيار D يخترع توقفاً كاملاً للعملية غير موصوف.

الجواب: أ.

س10: تعتمد دائرة الضرب الأساسية (Multiplication Hardware) في MIPS على ثلاثة سجلات ووحددة تحكم. ما هذه السجلات الثلاثة وحجم كل منها ووظيفته؟

- (أ) سجل المضروب بحجم 32 بت يُزاح يميناً، وسجل المضروب فيه بحجم 64 بت يُزاح يساراً، والباقي كما هو
- (ب) Multiplier: 32 بت يُزاح يساراً. Multiplier: 32 بت يُزاح يميناً. Product: 64 بت يبدأ بصفر
- (ج) سجلان فقط: المضروب والناتج، دون وجود سجل مستقل للمضروب فيه إطلاقاً
- (د) ثلاثة سجلات متساوية الحجم تماماً (32 بت لكل منها) دون أي اختلاف في اتجاه الإزاحة بينها

الشرح: سجل المضروب (Multiplicand Register) يحفظ الرقم المراد ضربه، حجمه 64 بت، ويُزاح يساراً كل دورة لمحاكاة انتقال الرقم في الضرب الطويل. سجل المضروب فيه (Multiplier Register) يحفظ الرقم الذي نضرب به، حجمه 32 بت، ويُزاح يميناً كل دورة لفحص البت التالي في كل مرة. سجل الناتج (Product Register) يحفظ الناتج الجزئي والنهائي، حجمه 64 بت، ويبدأ بقيمة 0.

الأخطاء: الخيار A يعكس حجمي واتجاهي إزاحة السجلين الأول والثاني. الخيار C ينكر وجود سجل مستقل للمضروب فيه. الخيار D ينكر الفرق الموثق في الحجم واتجاه الإزاحة بين السجلات.

الجواب: ب.

س11: تتكرر خوارزمية الضرب الأساسية 32 مرة (بعدد بتات المضروب فيه)، وتتكون من أربع خطوات في كل تكرار. ما ترتيب هذه الخطوات الأربع؟

- (أ) إزاحة المضروب فيه خانة لليمين، فحص أقل بت وتنفيذ الجمع إذا كان $=1$ ، إزاحة المضروب خانة لليسار، ثم التكرار
- (ب) إزاحة المضروب خانة لليسار، إزاحة المضروب فيه خانة لليمين، فحص أقل بت وتنفيذ الجمع إن كان $=1$ ، ثم التكرار
- (ج) فحص أقل بت من المضروب فيه (LSB) وتنفيذ الجمع إذا كان $=1$ ، إزاحة المضروب خانة لليسار، إزاحة المضروب فيه خانة لليمين، ثم التكرار
- (د) فحص أقل بت وتنفيذ الجمع دائماً بغض النظر عن قيمته، إزاحة المضروب فيه خانة لليسار، إزاحة المضروب خانة لليمين، ثم التكرار

الشرح: الخطوة الأولى: فحص أقل بت من (Multiplier LSB)، فإذا كانت قيمته 1 نفذ $product = product + Multiplier$ ، وإن كانت 0 لا يحدث جمع. الخطوة الثانية: إزاحة المضروب خانة لليسار (تجهيزاً للمكان التالي). الخطوة الثالثة: إزاحة المضروب فيه خانة لليمين (للحصول على البت التالي). الخطوة الرابعة: التكرار حتى الانتهاء من جميع البتات.

الأخطاء: الخيار A و B يبدّلان ترتيب الخطوات الثلاث الأولى. الخيار D يخطئ بجعل الجمع غير مشروط بقيمة البت، ويعكس أيضاً اتجاهي الإزاحة.

الجواب: ج.

س12: لدينا القيم الابتدائية التالية: Multiplier=0011، Multiplicand=0010، Product=0000، ونطبق خوارزمية الضرب الأساسية عبر التكرارات المتتالية. ما قيمة Product النهائية بعد اكتمال جميع الدورات؟

(أ) 0101 (أي 5 عشرياً)

(ب) 0010 (أي 2 عشرياً، بلا أي تغيير عن القيمة الابتدائية للمضروب)

(ج) 1000 (أي 8 عشرياً)

(د) 0110 (أي 6 عشرياً، وهو ناتج ضرب 3×2 بشكل صحيح)

الشرح: بتتبع الخطوات: في الدورة الأولى (أقل بت=1) يصبح $Product=0000+0010=0010$. في الدورة الثانية (أقل بت=1) يصبح $Product=0010+0100=0110$. في الدورتين الثالثة والرابعة لا يحدث جمع لأن البتات المتبقية أصفار. الناتج النهائي: $Product=0110$ ، وهو بالفعل يطابق حاصل ضرب $6=3 \times 2$ عشرياً.

الأخطاء: الخيار A و C يقدمان نتائج حسابية غير مطابقة لتتبع الخطوات الفعلي. الخيار B يفترض عدم حدوث أي جمع رغم أن أول بتين من Multiplier يساويان 1.

الجواب: د.

س13: يعاني تصميم دائرة الضرب الأساسية من مشاكل متعددة: عمليتا shift في كل دورة، سجلات أكبر حجماً، وهاردوير أكثر يستهلك طاقة أكبر. لذلك طُوّر تصميم محسّن (Optimized Multiplier). ما التغيير الجوهرى في التصميم المحسّن مقارنة بالتصميم الأساسي؟

(أ) يُلغى سجل المضروب فيه بالكامل، ويُستبدل سجل الناتج بسجل واحد بحجم 32 بت فقط

(ب) يبقى المضروب 32 بت والناتج 64 بت، لكن يُدمج المضروب فيه داخل سجل الناتج، وتحدث إزاحة واحدة يمينية فقط

(ج) تحدث عمليتا إزاحة بدلاً من واحدة

(د) يبقى التصميم كما هو تماماً دون أي تغيير في عدد السجلات أو الإزاحات؛ التحسين يقتصر على تسريع الجامع فقط

الشرح: في التصميم الجديد يبقى المضروب 32 (Multiplicand) بت، ويبقى الناتج 64 (Product) بت، لكن يتم دمج المضروب فيه (Multiplier) داخل سجل الناتج نفسه في الجزء السفلي منه، وتحديث عملية إزاحة واحدة فقط لليمين في سجل الناتج، بدلاً من عمليتي الإزاحة المنفصلتين في التصميم الأساسي.

الأخطاء: الخيار A يلغي سجل المضروب فيه خطأ بدلاً من دمج. الخيار C يزيد عدد عمليات الإزاحة بدلاً من تقليلها. الخيار D ينكر التغيير الجوهرى الموثق في التصميم.

الجواب: ب.

س14: يُعتبر التصميم المحسّن للضرب (Optimized Multiplier) أفضل من التصميم الأساسي من عدة جوانب. ما الفوائد الرئيسية لهذا التحسين؟

- (أ) زيادة حجم السجلات فقط دون أي تحسين آخر في السرعة أو استهلاك الهاردوير
- (ب) تقليل الهاردوير وعدد عمليات shift، وزيادة السرعة عبر تنفيذ الجمع والإزاحة بالتوازي
- (ج) التصميم المحسّن أبطأ لكنه أوفر في استهلاك الطاقة فقط
- (د) لا فوائد فعلية للتصميم المحسّن؛ الهدف الوحيد منه تبسيط الرسم التخطيطي فقط

الشرح: فوائد التصميم المحسّن: تقليل الهاردوير، تقليل عدد عمليات shift، وزيادة السرعة عبر تنفيذ عملية الجمع مع الإزاحة على التوازي داخل نفس الدورة الزمنية (-One Cycle Per Partial-product Addition).

الأخطاء: الخيار A يذكر زيادة حجم السجلات، عكس ما حدث فعلياً. الخيار C يصف التصميم المحسّن بأنه أبطأ، بينما هدفه الأساسي زيادة السرعة. الخيار D ينكر الفوائد الموثقة صراحة.

الجواب: ب.

س15: عند ضرب عددين لكل منهما 32 بت في معمارية MIPS، قد تصل النتيجة إلى 64 بت، ولذلك يُستخدم سجلان خاصان لتخزينها. ما اسم هذين السجلين وماذا يخزن كل منهما، وما الفرق بين تعليمتي mult و multu؟

- (أ) HI يخرن أقل 32 بت و LO يخرن أعلى 32 بت، وكلتا التعليمتين mult و multu تُستخدمان للأعداد الموقعة فقط
 (ب) يوجد سجل واحد فقط باسم Product يخرن الناتج كاملاً، ولا وجود لسجلي HI و LO إطلاقاً في MIPS
 (ج) HI = أعلى 32 بت، LO = أقل 32 بت؛ mult للأعداد الموقعة signed، multu لغير الموقعة unsigned
 (د) HI و LO يخرنان نفس القيمة دائماً، والفرق بين mult و multu يكمن فقط في سرعة التنفيذ لا نوع الأعداد

الشرح: يُستخدم سجل HI لتخزين أعلى 32 بت من الناتج (Most significant bits)، وسجل LO لتخزين أقل 32 بت منه (Least significant bits). تعليمة mult تُستخدم لضرب عددين موقَّعين signed، بينما تعليمة multu تشبهها لكنها تُستخدم للأعداد غير الموقعة unsigned.

الأخطاء: الخيار A يعكس تخصيص HI و LO، ويقصر كلتا التعليمتين على الأعداد الموقعة. الخيار B ينكر وجود سجلي HI و LO. الخيار D ينكر الفرق الجوهرى (موقع/غير موقع) بين mult و multu.

الجواب: ج.

س16: بعد تنفيذ عملية ضرب في MIPS باستخدام mult أو multu، يحتاج المبرمج أحياناً لنقل الناتج المخزن في HI و LO إلى سجل عادي ليستخدمه في عمليات أخرى. ما التعليمتان المستخدمتان لهذا النقل، وماذا تفعل كل منهما؟

- (أ) mfhi rd تنقل قيمة السجل LO إلى rd، و mflo rd تنقل قيمة السجل HI إلى rd
 (ب) توجد تعليمة واحدة فقط باسم mfhi rd تنقل كلا السجلين دفعة واحدة إلى سجلين مختلفين
 (ج) لا حاجة لأي تعليمة نقل؛ يمكن استخدام HI و LO مباشرة كسجلات عادية في أي تعليمة أخرى
 (د) mfhi rd تنقل قيمة السجل HI إلى rd، و mflo rd تنقل قيمة السجل LO إلى rd

الشرح: تعليمة mfhi rd تنقل قيمة السجل HI إلى rd، وتعليمة mflo rd تنقل قيمة السجل LO إلى rd.

الأخطاء: الخيار A يعكس وظيفتي التعليمتين. الخيار B يخترع تعليمة غير موجودة (mfhi rd). الخيار C ينكر الحاجة الفعلية لتعليمتي mfhi و mflo.

الجواب: د.

س17: توفر MIPS أيضاً تعليمة mul rd,rs,rt، وهي تختلف عن mult في طريقة تخزين الناتج. ما الفرق بين mul وmult؟

- (أ) mul تخزن أقل 32 بت فقط في rd، بينما mult تخزن الناتج كاملاً (64 بت) في HI و LO
 (ب) mul تخزن الناتج كاملاً في HI و LO تماماً مثل mult، دون أي فرق بينهما
 (ج) mult هي التي تخزن أقل 32 بت فقط، بينما mul تخزن الناتج كاملاً في سجل واحد بحجم 64 بت
 (د) كلتا التعليمتين تتطلبان استخدام mfhi و mflo لاحقاً لاستخراج الناتج بنفس الطريقة تماماً

الشرح: تعليمة mul rd,rs,rt تضرب عددين وتخزن فقط أقل 32 بت من الناتج في السجل rd، بينما يتم تجاهل البتات العليا؛ وهذا يختلف عن mult التي تخزن الناتج الكامل (64 بت) موزعاً بين سجلي HI و LO.

الأخطاء: الخيار B يساوي بين mul وmult رغم الفرق الجوهرى بينهما. الخيار C يعكس وصف التعليمتين. الخيار D يفترض خطأً أن mul تحتاج mfhi/mflo أيضاً.

الجواب: أ.

س18: تعتمد خوارزمية القسمة الطويلة (Long Division Approach) على تنفيذ القسمة بتاً بعد بت، بمقارنة القيمة الحالية للمقسوم مع المقسوم عليه في كل خطوة. ما الإجراء المتبع في كل من الحالتين: عندما تكون القيمة الحالية للمقسوم أكبر من أو تساوي المقسوم عليه، وعندما تكون أصغر منه؟

- (أ) الحالة الأولى: نضع 0 ونطرح، والحالة الثانية: نضع 1 وننزل البت التالي
 (ب) الحالة الأولى: نضع 1 ونطرح المقسوم عليه. الحالة الثانية: نضع 0 وننزل البت التالي
 (ج) في كلتا الحالتين نضع 1 في خارج القسمة دون أي طرح أو إنزال بتات
 (د) الحالة الأولى: نضع 1 دون أي طرح، والحالة الثانية: نطرح المقسوم عليه من المقسوم مباشرة

الشرح: الحالة الأولى: إذا كانت القيمة الحالية للمقسوم أكبر من أو تساوي المقسوم عليه، نضع 1 في خارج القسمة (Quotient) ونطرح المقسوم عليه من المقسوم. الحالة الثانية: إذا كانت القيمة الحالية للمقسوم أصغر من المقسوم عليه، نضع 0 في خارج القسمة وننزل البت التالي من المقسوم.

الأخطاء: الخيار A يعكس الإجراءات بين الحالتين. الخيار C يتجاهل خطوتي الطرح والإنزال الضروريتين. الخيار D يخلط بين إجراءات الحالتين.

الجواب: ب.

س19: تُستخدم خوارزمية القسمة الاسترجاعية (Restoring Division Algorithm) غالباً في العتاد (Hardware)، وتعتمد على الطرح أولاً ثم التحقق من نتيجته. ما آلية عمل هذه الخوارزمية بالضبط؟

(أ) نجمع المقسوم عليه مع الباقي أولاً، فإذا كانت النتيجة سالبة نضيف 1 لخارج القسمة
(ب) نطرح المقسوم عليه من الباقي، وبغض النظر عن النتيجة (سالبة أو موجبة) نضيف 1 دائماً لخارج القسمة دون أي استعادة

(ج) نطرح أولاً؛ إذا الناتج $0 \leq$ نضيف 1 ونكمل، وإذا $0 >$ نستعيد القيمة (نجمع Divisor) ونضيف 0

(د) لا تتضمن هذه الخوارزمية أي عملية طرح إطلاقاً؛ تعتمد فقط على الإزاحة المتكررة

الشرح: أولاً نطرح: $Reminder = Reminder - Divisor$. إذا كان الباقي $0 \leq$ فهذا يعني أن الطرح صحيح، فنضيف 1 لخارج القسمة ونكمل. أما إذا كان الباقي $0 >$ فنقوم باستعادة القيمة $(Reminder = Reminder + Divisor)$ ، ولذلك تُسمى الخوارزمية 'استرجاعية'، ثم نضيف 0 لخارج القسمة.

الأخطاء: الخيار A يستبدل الطرح الأساسي بجمع. الخيار B يتجاهل خطوة الاستعادة التي تُسمّى الخوارزمية بأكملها. الخيار D ينكر عملية الطرح التي تقوم عليها الخوارزمية بالكامل.

الجواب: ج.

س20: تُخزن نتائج عملية القسمة في معمارية MIPS باستخدام سجلي HI و LO، وتوجد تعليمتان أساسيتان للقسمة: div و $divu$. ماذا يخزن كل من HI و LO في حالة القسمة، وما الفرق بين div و $divu$ ، وهل يقوم معالج MIPS بفحص تلقائي لحالات الخطأ؟

أ) HI يخزن خارج القسمة و LO يخزن الباقي، و div للقسمة غير الموقّعة بينما divu للموقّعة

ب) يقوم معالج MIPS بفحص تلقائي كامل لحالتي overflow والقسمة على صفر، ويطلق استثناءً تلقائياً في كلتا الحالتين

ج) لا يوجد فرق بين div و divu؛ كلاهما تنفذان القسمة بالطريقة نفسها تماماً بغض النظر عن نوع الأعداد

د) HI=الباقي، LO=خارج القسمة؛ div للموقّعة، divu لغير الموقّعة؛ ولا فحص تلقائي ل overflow أو القسمة على صفر

الشرح: في معمارية HI: MIPS يخزن الباقي (remainder) في 32 بت، و LO يخزن خارج القسمة (Quotient) في 32 بت. تعليمة div تُستخدم للقسمة الموقّعة signed، و divu للقسمة غير الموقّعة unsigned. معالج MIPS لا يقوم تلقائياً بفحص overflow أو القسمة على صفر (divide by zero)، أي لا يعطي خطأ عند حدوث هذه الحالات، لذلك يجب على البرنامج تنفيذ الفحص يدوياً قبل إجراء القسمة إذا لزم الأمر.

الأخطاء: الخيار A يعكس تخصيص HI و LO، ويعكس أيضاً الفرق بين div و divu. الخيار B يناقض عدم وجود فحص تلقائي ل overflow والقسمة على صفر. الخيار C ينكر الفرق الأساسي (موقّع/غير موقّع) بين التعليمتين.



الجواب: د.

س21: يحدد معيار IEEE 754 صيغتين رئيسيتين لتمثيل الفاصلة العائمة: الدقة الأحادية (Single Precision) بحجم 32 بت، والدقة الثنائية (Double Precision) بحجم 64 بت، وتُقسّم كل صيغة إلى ثلاثة أجزاء: بت الإشارة S، الأس Exponent، والكسر Fraction. كم بتاً يخصص لكل جزء في كل صيغة، وما قيمة الانحياز (Bias) لكل منهما؟

أ) 1: Single Precision بت للإشارة، 8 بت للأس، 23 بت للكسر، و Double Precision: 1 و Bias=127 بت للإشارة، 11 بت للأس، 52 بت للكسر، و Bias=1023

ب) 1: Single Precision بت للإشارة، 23 بت للأس، 8 بت للكسر، و Double Precision: 1 و Bias=1023 بت للإشارة، 52 بت للأس، 11 بت للكسر، و Bias=127

ج) كلتا الصيغتين تستخدمان توزيع البتات نفسه (23/8/1) والانحياز نفسه (127)

د) Single Precision لا تحتوي على بت إشارة إطلاقاً؛ جميع بتاتها الـ 32 مخصصة للأس والكسر فقط

الشرح: 1: Single Precision (32-bit) بت للإشارة S، 8 بت للأس Exponent، 23 بت للكسر Fraction، و Double Precision (64-bit): 1 و Bias=127 بت للإشارة، 11 بت للأس، 52 بت للكسر، و Bias=1023.

الأخطاء: الخيار B يبدّل حجمي حقلي الأس والكسر، ويبدّل قيمتي الانحياز بين الصيغتين. الخيار C ينكر الفرق الموثق بينهما. الخيار D ينكر وجود بت الإشارة.

الجواب: أ.

س22: تُمثّل قيمة الفاصلة العائمة وفق معيار IEEE 754 بالمعادلة العامة:

$x = (-1)^S \times (1 + \text{Fraction}) \times 2^{(\text{Exponent} - \text{Bias})}$. ما دلالة إضافة الرقم (1) قبل Fraction في هذه المعادلة،

وماذا يُسمى الحقلان الناتجان معاً (Fraction+1)؟

(أ) لا معنى خاصاً لهذا الرقم؛ هو مجرد ثابت رياضي عشوائي في المعادلة

(ب) يُسمى البت المخفي (Hidden bit)؛ ناتج جمعه مع Fraction يُسمى significand

(ج) يُسمى بت الإشارة الإضافي، ويُستخدم لتمثيل الأعداد السالبة فقط

(د) يمثل هذا الرقم قيمة الانحياز (Bias) نفسها مضافة داخل المعادلة

الشرح: البت المخفي (Hidden bit) يُستخدم لزيادة دقة التمثيل إلى أقصى حد، وهو عبارة عن (1). تُضاف إلى الأرقام المخزنة في حقل Fraction، ويُسمى الناتج (Fraction+1) بـ significand (الجزء المعياري)، حيث يقع مجاله بين 1.0 و 2.0، ويُحذف هذا الـ 1 من حقل Fraction الفعلي المخزن لتوفير مساحة إضافية للدقة.

الأخطاء: الخيار A ينكر الدلالة الموثقة لهذا الرقم. الخيار C يخلط بين البت المخفي وبت الإشارة S. الخيار D يخلط بين البت المخفي وقيمة الانحياز Bias.

الجواب: ب.

س23: قيمتا الأس Exponent المكونتان بالكامل من أصفار (00000000) أو بالكامل من واحدات (11111111) في صيغة Single Precision محجوزتان في الذاكرة (Reserved) ولا تُستخدمان للتمثيل العادي للأعداد. ماذا تمثل كل من هاتين الحالتين المحجوزتين؟

- (أ) كلتا الحالتين تمثلان الصفر العادي فقط، دون أي استخدام آخر
- (ب) الأس بالكامل أصفار يمثل اللانهاية، والأس بالكامل واحدات يمثل الأعداد عبر المعيارية
- (ج) أصفار بالكامل = أعداد عبر المعيارية (Denormal)؛ واحدات بالكامل = لانهاية (كسر = صفر) أو NaN (كسر ≠ صفر)
- (د) هاتان الحالتان غير مستخدمتين إطلاقاً في أي غرض؛ هما مجرد قيم محظورة تماماً بلا أي دلالة

الشرح: عندما يكون الأس بالكامل أصفاراً (000...00) والبت المخفي = 0، يُستخدم هذا لتمثيل الأعداد عبر المعيارية (Denormal Numbers) التي تسمح بحالة تدفق سفلي تدريجي (gradual underflow) بدلاً من الهبوط المفاجئ إلى الصفر (وإذا كان الكسر أيضاً أصفاراً بالكامل، يمثل ذلك الصفر $0.0 \pm$). أما عندما يكون الأس بالكامل واحدات (111...11)، فإذا كان الكسر صفراً يمثل ذلك اللانهاية (∞)، وإذا كان الكسر غير صفري يمثل ذلك NaN (Not a Number).

الأخطاء: الخيار A يختزل كلتا الحالتين في الصفر العادي فقط. الخيار B يعكس تخصيص الحالتين تماماً. الخيار D ينكر أي دلالة لهما رغم الشرح المفصل الموثق.

الجواب: ج.

س24: تُصنّف قيم NaN (Not a Number) إلى نوعين مختلفين من ناحية سلوكهما أثناء العمليات الحسابية. ما الفرق بين NaN المشيرة (Signaling NaN) وNaN الهادئة (Quiet NaN)؟

- (أ) NaN الهادئة هي التي تتسبب في استثناء فوري، بينما المشيرة تنتقل بصمت دون أي استثناء
- (ب) كلا النوعين يتسببان في استثناء فوري بالطريقة نفسها تماماً دون أي فرق
- (ج) لا وجود لنوعين مختلفين من NaN؛ يوجد نوع واحد فقط يتصرف بالطريقة نفسها دائماً
- (د) NaN المشيرة تُحدث استثناء فوراً عند ظهورها، بينما الهادئة تنتقل دون أي استثناء

الشرح: قيم NaN المشيرة (signaling NaN) تتسبب فوراً في إحداث استثناء لعملية غير صالحة كلما ظهرت كمعامل، بينما قيم NaN الهادئة (quiet NaN) تنتقل تقريباً في جميع العمليات الحسابية دون الإشارة إلى أي استثناء في العتاد (Hardware).

الأخطاء: الخيار A يعكس سلوكي النوعين. الخيار B ينكر الفرق الجوهرى بينهما. الخيار C ينكر وجود تصنيف ثنائي NaNJ.

الجواب: د.

س25: نريد تمثيل الرقم -0.75 بصيغة الفاصلة العائمة (Single Precision) وفق المعادلة $S \times (-1)^x \times (1 + \text{Fraction}) \times 2^{(\text{Exponent} - \text{Bias})}$ ، حيث $-0.75 = (1 - 1.1 \times 10^{-1})$ (بالنظام الثنائي) $\times 2^{-1}$. ما قيمة كل من S و Exponent (بصيفته المنحازة Biased، بالنظام العشري) لهذا التمثيل تحديداً؟



أ) $S=1$ ، و Exponent المنحاز $= 127 + 1 = 128$ عشرياً

ب) $S=0$ ، و Exponent المنحاز $= 127 + 1 = 128$ عشرياً

ج) $S=1$ ، و Exponent المنحاز $= 127 - 1 = 126$ عشرياً

د) $S=1$ ، و Exponent المنحاز $= 127 + 1 = 128$ عشرياً

الشرح: بما أن العدد سالب، فإن $S=1$. وبما أن الأس الفعلي (Actual Exponent) في الصيغة المعيارية يساوي -1 ، فإن الأس المنحاز (Biased Exponent) لصيغة Single Precision (حيث $\text{Bias}=127$) يساوي: $126 = 127 + (-1)$.

الأخطاء: الخيار B يخطئ في قيمة S (يجعلها 0 رغم أن العدد سالب). الخيار C يطرح قيمة الانحياز بدلاً من جمعها. الخيار D يستخدم الأس الفعلي بإشارة موجبة بدلاً من السالبة الصحيحة.

الجواب: أ.

س26: عند إجراء عملية جمع بين رقمين بصيغة الفاصلة العائمة (مثل $10^1 \times 9.999$ و $10^0 \times 1.610$)، يمر الحساب بأربع خطوات متسلسلة. ما هذه الخطوات الأربع بالترتيب؟

أ) الجمع أولاً دون أي محاذاة مسبقة، ثم المحاذاة، ثم المعايرة، ثم التقريب

- (ب) محاذاة الفواصل، ثم الجمع، ثم المعاييرة، ثم التقريب مع إعادة المعاييرة إن لزم
- (ج) المعاييرة أولاً، ثم المحاذاة، ثم الجمع، ثم التقريب
- (د) التقريب أولاً، ثم المحاذاة، ثم الجمع، ثم المعاييرة أخيراً

الشرح: الخطوات الأربع بالترتيب: (1) محاذاة الفواصل: إزاحة الجزء المعياري للعدد ذي الأس الأصغر نحو اليمين حتى يتطابق أسه مع أس العدد الأكبر. (2) الجمع: جمع أو طرح الأجزاء المعيارية بناءً على إشارات المعاملات. (3) المعاييرة: إزاحة الجزء المعياري لليسار أو اليمين لاستعادة الصيغة القياسية (xxx.1)، مع تعديل الأس والتحقق من 4 (overflow/underflow). (4) التقريب مع إعادة المعاييرة إن لزم الأمر.

الأخطاء: الخيار A يقدم الجمع قبل المحاذاة. الخيار C يبدأ بالمعايرة قبل حتى المحاذاة والجمع. الخيار D يبدأ بالتقريب قبل أي خطوة أخرى.

الجواب: ب.

س27: عند إجراء عملية ضرب بين رقمين بصيغة الفاصلة العائمة، تختلف الخطوات المتبعة عن خطوات الجمع، وتتضمن خمس خطوات رئيسية. ما هذه الخطوات الخمس بالترتيب؟

- (أ) ضرب الأسين معاً، ثم جمع الأجزاء المعيارية، ثم تحديد الإشارة، ثم المعاييرة، ثم التقريب
- (ب) تحديد الإشارة أولاً، ثم المعاييرة، ثم جمع الأسين، ثم ضرب الأجزاء المعيارية، ثم التقريب أخيراً
- (ج) جمع الأسين، ضرب الأجزاء المعيارية، المعاييرة، التقريب، ثم تحديد الإشارة النهائية
- (د) لا حاجة لمحاذاة الأسين أو تعديل الانحياز عند الضرب؛ يكفي ضرب الأجزاء المعيارية مباشرة

الشرح: خطوات ضرب الفاصلة العائمة: (1) جمع الأسين (مع طرح الانحياز الزائد الناتج عن جمع أسين منحايزين). (2) ضرب الأجزاء المعيارية (significand) ببعضهما البعض. (3) المعاييرة مع التحقق من حالتي overflow و 4 (underflow). (4) التقريب مع إعادة المعاييرة إن لزم الأمر. (5) تحديد الإشارة النهائية من خلال ضرب إشارتي المعاملين الأصليين.

الأخطاء: الخيار A يستبدل جمع الأسين بضربهما، وضرب الأجزاء المعيارية بجمعها. الخيار B يقدم ترتيباً غير منطقي. الخيار D ينكر خطوة جمع الأسين وتعديل الانحياز.

الجواب: ج.

المحاضرة 7 (الجزء الأول): هرمية الذواكر وأنظمة التخزين المتقدمة

س1: يعتمد الحاسوب على مبدأ المحلية (Locality Principle) كحجر أساس لفكرة هرمية الذواكر، حيث لا تحتاج البرامج للوصول إلى جميع الأكواد والبيانات بنفس الوقت وببنفس الاحتمالية. ما النوعان الرئيسيان لمبدأ المحلية وتعريف كل منهما؟

أ) الزمانية (Temporal): استخدام بيانات الآن يعني احتمال استخدامها لاحقاً. المكانية (Spatial): الوصول لعنوان يعني احتمال الوصول لعنوان مجاور

ب) المحلية الزمانية: الوصول لعنوان معين يعني الوصول لعنوان مجاور له. المحلية المكانية: استخدام بيانات الآن يعني استخدامها مرة أخرى قريباً

ج) يوجد نوع واحد فقط من المحلية، ولا يوجد تمييز بين زمني ومكاني في هذا المبدأ

د) المحلية الزمانية والمكانية مصطلحان مترادفان يشيران للمفهوم نفسه تماماً

الشرح: المحلية الزمانية (Temporal Locality): إذا تم استخدام بيانات من قبل البرنامج في الوقت الحالي فمن المحتمل أن يستخدمها مرة أخرى قريباً. المحلية المكانية (Spatial Locality): إذا تم الوصول لعنوان معين في الذاكرة فمن المحتمل الوصول لعنوان مجاور له في المرة القادمة.

الأخطاء: الخيار B يعكس تعريف النوعين. الخيار C ينكر التمييز الأساسي بين محلية زمانية ومكانية. الخيار D ينكر الفرق الجوهرى بينهما.

الجواب: أ.

Go on, it actually worth!

س2: استخدام متغير العداد في كل دورة من دورات حلقة (loop) مثال على أحد نوعي المحلية، بينما المرور المتتالي على عناصر مصفوفة أحادية مثل $A[0]$, $A[1]$, $A[2]$ مثال على النوع الآخر. أي نوع من المحلية يمثل كل مثال من هذين المثالين؟

- (أ) مثال العداد يمثل المحلية المكانية، ومثال المصفوفة يمثل المحلية الزمانية
 (ب) العداد = محلية زمانية (نفس المتغير مراراً)، المصفوفة = محلية مكانية (عناصر متجاورة)
 (ج) كلا المثالين يمثلان المحلية الزمانية فقط
 (د) كلا المثالين يمثلان المحلية المكانية فقط

الشرح: استخدام متغير العداد نفسه في كل دورة من الحلقة هو مثال على المحلية الزمانية (استخدام البيانات نفسها مراراً). أما المرور على عناصر مصفوفة أحادية متجاورة في الذاكرة فهو مثال على المحلية المكانية (الوصول لعناوين متجاورة).

الأخطاء: الخيار A يعكس تصنيف المثالين. الخيار C و D يصنفان كلا المثالين تحت نوع واحد فقط.

الجواب: ب.

س3: يستخدم النقاش حول هرمية الذواكر مصطلحات أساسية مثل Miss State و Hit State و Block. ما تعريف كل من هذه المصطلحات الثلاثة؟

- (أ) Block: هو نفسه مفهوم Hit. Miss كلاهما يشيران لحالة عدم وجود البيانات
 (ب) Block: وحدة قياس السرعة فقط. Hit: فشل الوصول للبيانات. Miss: نجاح الوصول للبيانات
 (ج) Block: أقل وحدة نقل بين الذواكر. Hit: يجد المعالج البيانات بالمستوى العلوي. Miss: لا يجدها فيضطر لمستوى أدنى
 (د) Miss و Hit و Block ثلاثة مصطلحات مترادفة تماماً تصف الحالة نفسها

الشرح: Block هو وحدة النقل بين الذواكر، أي أقل وحدة لتخزين المعلومات ضمن الذاكرة. حالة Hit تحدث عندما يطلب المعالج بيانات ويجدها في إحدى البلوكات في المستوى العلوي من الذاكرة. حالة Miss تحدث عندما لا يجد المعالج البيانات المطلوبة في المستوى العلوي، فيضطر للوصول لمستوى أدنى لجلب نسخة من البلوك المطلوب.

الأخطاء: الخيار A يخلط بين Hit و Block. الخيار B يخترع تعريفات غير متطابقة مع الفعلية. الخيار D ينكر الفروق الجوهرية بين المصطلحات الثلاثة.

الجواب: ج.

س4: يُستخدم مقياسا Hit Rate و Miss Rate لتقييم أداء الذاكرة الهرمية، ويوجد علاقة رياضية بسيطة تربط بينهما. ما هذه العلاقة الرياضية، وكيف يُحسب Miss Rate؟

(أ) $Hit Rate \times Miss Rate = 1$ ، ويُحسب Miss Rate بضرب عدد عمليات miss في عدد عمليات الوصول

(ب) $Hit Rate - Miss Rate = 1$ دائماً بغض النظر عن قيمة كل منهما

(ج) لا توجد أي علاقة رياضية تربط بين المقياسين؛ هما مستقلان تماماً عن بعضهما

(د) $Hit Rate + Miss Rate = 1$ ، ويُحسب Miss Rate بقسمة عدد عمليات miss على عدد عمليات الوصول الكلي

الشرح: العلاقة الرياضية هي: $Hit Rate + Miss Rate = 1$. ويُحسب Miss Rate بالمعادلة: miss rate = number of miss / number of access (عدد عمليات miss مقسوماً على عدد عمليات الوصول الكلي).

الأخطاء: الخيار A يستبدل الجمع بالضرب في المعادلة الأساسية. الخيار B يستبدل الجمع بالطرح. الخيار C ينكر العلاقة الرياضية المباشرة بين المقياسين.

الجواب: د.

س5: عند تنفيذ عملية القراءة (Read) من خلية ذاكرة، تمر العملية بسلسلة من الإشارات المتتالية. ما ترتيب هذه الإشارات وما وظيفة كل منها؟

(أ) Select (تفعيل الخلية)، ثم Control (تحديد القراءة)، ثم Sense (إخراج القيمة)

(ب) Sense signal أولاً (إخراج القيمة مباشرة)، ثم Select signal، ثم Control signal

(ج) Control signal فقط دون الحاجة لأي إشارة تفعيل أو إخراج

(د) Select و Control و Sense إشارات تحدث في اللحظة نفسها دون أي تسلسل محدد بينها

الشرح: تبدأ عملية القراءة بتنشيط خط Select لتحديد الخلية المطلوبة (فالخلايا لا تستجيب دون تنشيطها أولاً)، ثم تُطبَّق إشارة Control عبر خط التحكم لتحديد أن العملية المطلوبة هي قراءة، وأخيراً تُخرج الخلية قيمتها المخزنة عبر خط Sense.

الأخطاء: الخيار B يبدأ بإخراج القيمة قبل تحديد الخلية المطلوبة. الخيار C يتجاهل خطوتي Select و Sense. الخيار D ينكر التسلسل الفعلي للإشارات.

الجواب: أ.

س6: تختلف عملية الكتابة (Write) في خلية الذاكرة عن عملية القراءة في إحدى الإشارات الثلاث الأساسية. ما الإشارة التي تختلف وظيفتها بين القراءة والكتابة؟

- (أ) إشارة Select: في القراءة تُستخدم لتحديد الخلية، بينما في الكتابة لا حاجة لها إطلاقاً
- (ب) إشارة Sense: تُخرج القيمة في القراءة، وتُستبدل بـ In Data (إدخال بيانات) في الكتابة
- (ج) إشارة Control: تُستخدم فقط في الكتابة، ولا وجود لها في عملية القراءة إطلاقاً
- (د) لا يوجد أي فرق بين القراءة والكتابة في أي من الإشارات الثلاث

الشرح: في عملية القراءة، إشارة Sense تُستخدم كمخرج (output) لإخراج القيمة المخزنة دون تغيير محتوى الخلية. أما في عملية الكتابة، فبدلاً من إشارة Sense تُستخدم إشارة In Data كمدخل يقدم البيانات المراد تخزينها، فتقوم الخلية بتغيير حالتها الداخلية لتطابق القيمة الجديدة. إشارتا Select و Control مستخدمتان في كلتا العمليتين.

الأخطاء: الخيار A ينكر استخدام إشارة Select في الكتابة. الخيار C ينكر استخدام إشارة Control في القراءة. الخيار D ينكر الفرق الجوهرى بين القراءة والكتابة.

الجواب: ب.

س7: تُصنّف أنواع ذاكرة أشباه الموصلات (Semiconductor Memory) وفق أربع تصنيفات أساسية. ما هذه التصنيفات الأربعة؟

- (أ) السرعة فقط، والتكلفة فقط، دون أي تصنيفات أخرى
 (ب) الحجم الفيزيائي، اللون، الشركة المصنّعة، وسنة الإنتاج
 (ج) التطاير، الفئة (قراءة-كتابة/قراءة فقط/قراءة غالباً)، آلية المسح، آلية الكتابة
 (د) تصنيف واحد فقط وهو التطاير (Volatility)، ولا توجد تصنيفات إضافية

الشرح: تُصنّف أنواع ذاكرة أشباه الموصلات وفق أربع تصنيفات: التطاير (Volatility: متطايرة/غير متطايرة)، الفئة (Category: ذاكرة قراءة-كتابة، ذاكرة قراءة فقط، أو ذاكرة قراءة غالباً)، آلية المسح (Erasure)، وآلية الكتابة (Write Mechanism).

الأخطاء: الخيار A يختزل التصنيف في بعدين فقط. الخيار B يخترع تصنيفات غير متعلقة بالخصائص التقنية. الخيار D يختزل التصنيف في بعد واحد فقط.

الجواب: ج.

س8: تعتمد ذاكرة D-RAM (Dynamic RAM) على تخزين المعطيات كشحنات على المكثفات (Capacitors)، وتحتاج لعملية إنعاش دوري (Refresh). لماذا تحتاج D-RAM لهذه العملية تحديداً؟

- (أ) لأن D-RAM ذاكرة غير متطايرة ولا تحتاج فعلياً لأي تيار كهربائي
 (ب) لأن سعة D-RAM أصغر بكثير من سعة S-RAM، والإنعاش يهدف لزيادة السعة
 (ج) لأن D-RAM تعمل بسرعة أعلى من المعالج نفسه، والإنعاش يهدف لإبطائها لمزامنتها معه
 (د) لأن المكثفات تفقد شحنتها مع الوقت، فيلزم إعادة شحن الخلايا بانتظام

الشرح: بسبب الطبيعة الفيزيائية للمكثفات المستخدمة في خلايا D-RAM، فإنها تنزع لفقدان شحنتها مع مرور الوقت؛ ولذلك تتطلب هذه الذاكرة عملية إنعاش دوري لإعادة شحن الخلايا بانتظام وضمان بقاء المعطيات مخزنة بشكل صحيح.

الأخطاء: الخيار A يصف D-RAM بأنها غير متطايرة، بينما هي متطايرة فعلياً. الخيار B يخترع علاقة غير موجودة بين الإنعاش والسعة. الخيار C يخترع علاقة غير موجودة بين الإنعاش وسرعة المعالج.

الجواب: د.

س9: توصف ذاكرة S-RAM (Static RAM) بأنها 'سكونية' (Static)، بعكس D-RAM. لماذا تحمل S-RAM هذا الوصف تحديداً، وما الآلية التي تعتمد عليها لتخزين البيانات؟

- (أ) لا تحتاج إنعاشاً دورياً؛ تعتمد على بوابات منطقية (Flip-Flop) تحفظ القيمة
 (ب) لأنها تتطلب إنعاشاً دورياً متكرراً أكثر من D-RAM بكثير
 (ج) لأنها ذاكرة غير متطايرة بالكامل ولا تحتاج لأي تيار كهربائي إطلاقاً
 (د) لأنها تخزن البيانات على مكثفات تماماً مثل D-RAM لكن بحجم أكبر

الشرح: تُوصف S-RAM بـ 'سكونية' لأنها لا تتطلب عملية إنعاش دورية للحفاظ على بياناتها؛ فهي تعتمد على تخزين القيم الثنائية على بوابات منطقية تشكل ما يُعرف بالقلاب (Flip-Flop)، وتحفظ هذه الذاكرة معطياتها طالما التغذية الكهربائية مطبقة عليها.

الأخطاء: الخيار B يعكس الحقيقة؛ ف S-RAM هي التي لا تحتاج إنعاشاً دورياً. الخيار C يصفها بأنها غير متطايرة، بينما هي متطايرة لكن لا تحتاج إنعاشاً. الخيار D يخلط بين آلية S-RAM (بوابات منطقية) و D-RAM (مكثفات).

الجواب: أ.

س10: بحسب جدول المقارنة بين S-RAM و D-RAM، تختلف الذاكرتان في عدة خصائص من ضمنها السرعة والتكلفة ومعدل النقل. أي وصف يطابق الفروق الفعلية الموثقة بينهما؟

- (أ) D-RAM أسرع من S-RAM وتُستخدم في ذاكرة cache، بينما S-RAM أرخص وتُستخدم كذاكرة رئيسية
 (ب) S-RAM أسرع وتُستخدم في cache لكنها أغلى (~\$5000/GB)؛ D-RAM أعلى كثافة، ذاكرة رئيسية، وأرخص (20-70\$/GB)
 (ج) كلتا الذاكرتين لهما السعر نفسه تماماً بغض النظر عن الاستخدام
 (د) S-RAM أعلى كثافة من D-RAM وتُستخدم كذاكرة رئيسية للحاسوب

الشرح: S-RAM أسرع من D-RAM في الوصول للبيانات ومعالجتها، وتُستخدم في ذاكرة cache (سواء مدمجة في رقاقة المعالج on-chip أو بجانبها off-chip)، لكن سعرها أعلى بكثير (حوالي \$5000 للغيغابايت). أما D-RAM فكثافتها أعلى (خلايا أصغر تسمح بعدد أكبر في المساحة نفسها)، وتُستخدم كذاكرة رئيسية نظراً لقدرتها على توفير ساعات كبيرة بتكلفة معقولة (بين 20 و 70\$/الغيغابايت).

الأخطاء: الخيار A يعكس أدوار الذاكرتين واستخداماتهما بالكامل. الخيار C ينكر الفرق الكبير في السعر بينهما. الخيار D يعكس تخصيص خاصية الكثافة العالية والاستخدام كذاكرة رئيسية.

الجواب: ب.

س11: تختلف S-RAM و D-RAM أيضاً في معدل النقل (Transfer Rate) المقاس بالنانوثانية. ما نطاق معدل النقل الموثق لكل منهما؟

- (أ) S-RAM: من 50 إلى 70 نانوثانية. D-RAM: من 0.5 إلى 2.5 نانو
- (ب) كلتا الذاكرتين لهما معدل النقل نفسه تماماً (من 0.5 إلى 2.5 نانو)
- (ج) S-RAM: من 0.5 إلى 2.5 نانو. D-RAM: من 50 إلى 70 نانوثانية
- (د) S-RAM: من 20 إلى 70 نانوثانية. D-RAM: من 5000 إلى 7000 نانو

الشرح: معدل النقل في S-RAM يتراوح من 0.5 نانو إلى 2.5 نانو (أسرع بكثير)، بينما معدل النقل في D-RAM يتراوح من 50 إلى 70 نانوثانية.

الأخطاء: الخيار A يعكس نطاق معدل النقل بين الذاكرتين. الخيار B ينكر الفرق الكبير بينهما. الخيار D يخلط بين أرقام معدل النقل وأرقام السعر.

الجواب: ج.

س12: تتميز ذاكرة ROM (Read Only Memory) بأنها تحوي نماذج دائمة من البيانات لا يمكن تعديلها أو الإضافة إليها. ما الخصائص الأساسية لهذه الذاكرة، وكيف يتم إنتاجها؟

- (أ) متطايرة تماماً وتفقد بياناتها فور انقطاع التيار
- (ب) يمكن تعديل بياناتها بحرية بعد التصنيع دون أي قيود
- (ج) تُصنع أولاً بدون بيانات، ثم تُبرمج لاحقاً من قبل المستخدم النهائي حصراً
- (د) غير متطايرة، وتُدمج البيانات في بنية الرقاقة أثناء التصنيع نفسه

الشرح: ذاكرة ROM غير متطايرة (Non-volatile)، أي تحتفظ بمحتوياتها حتى عند انقطاع التيار، ويتم إنتاجها كأبي رقاقة دارات متكاملة أخرى حيث تُدمج المعطيات والبرامج في بنية الرقاقة كجزء أساسي من عملية التصنيع نفسها.

الأخطاء: الخيار A يعكس خاصية التطاير؛ ف ROM غير متطايرة. الخيار B يناقض تعريف ROM الأساسي (بيانات ثابتة). الخيار C يصف آلية إنتاج غير صحيحة ل ROM.

الجواب: د.

س13: تواجه ذاكرة ROM تحديين رئيسيين موثقين بحسب المحاضرة: التكلفة الاقتصادية وانعدام المرونة. ما طبيعة كل من هذين التحديين؟

- (أ) التكلفة: تكلفة ثابتة مرتفعة لإدراج المعطيات. المرونة: خطأ بيت واحد يُتلف الدفعة كاملة
- (ب) التكلفة الاقتصادية تعني أن ROM أرخص دائماً من جميع أنواع الذاكر الأخرى دون استثناء
- (ج) انعدام المرونة يعني أن ROM يمكن تعديلها وإصلاحها بسهولة عند اكتشاف أي خطأ
- (د) لا يوجد أي تحدٍ فعلي في استخدام ROM؛ هي الحل الأمثل في جميع الحالات دون أي عيوب

الشرح: التكلفة الاقتصادية: تنطوي عملية إدراج المعطيات في ROM على تكلفة ثابتة مرتفعة نسبياً، وتتفاوت هذه التكلفة اعتماداً على حجم الإنتاج. انعدام المرونة: لا يوجد مجال للخطأ؛ فإذا اكتُشف خطأ في بت واحد فقط داخل الرقاقة، تصبح الدفعة بأكملها تالفة وغير قابلة للإصلاح.

الأخطاء: الخيار B يخترع ادعاءً غير صحيح بأن ROM أرخص دائماً. الخيار C يعكس معنى انعدام المرونة تماماً. الخيار D ينكر التحديين الموثقين صراحة.

الجواب: أ.



س14: تُعتبر ذاكرة P-ROM (Programmable ROM) حلاً بديلاً عن ROM التقليدية في حالات معينة. ما خصائص P-ROM التي تميزها، ومتى تُفضل على ROM التقليدية؟

- (أ) قابلة للمسح وإعادة الكتابة عدد غير محدود من المرات
- (ب) دائمة وغير متطايرة، كتابة مرة واحدة فقط؛ تُفضل لكميات قليلة بمحتوى محدد
- (ج) ذاكرة متطايرة تفقد بياناتها فور انقطاع التيار الكهربائي
- (د) تُفضل دائماً على ROM في جميع حالات الإنتاج بكميات ضخمة

الشرح: P-ROM ذاكرة دائمة وغير متطايرة مثل ROM، لكنها غير قابلة للمسح، أي يمكن الكتابة عليها مرة واحدة فقط. تفيد هذه الذاكرة في التطبيقات التي تتطلب تخزيناً دائماً بكميات قليلة ومحتوى محدد، حيث تُعد حلاً أقل تكلفة من ROM التقليدية في هذه الحالة تحديداً؛ بينما تظل ROM التقليدية الخيار الأنسب عند الإنتاج بكميات كبيرة.

الأخطاء: الخيار A ينكر خاصية 'مرة واحدة فقط' الأساسية لـ P-ROM. الخيار C يصفها بأنها متطايرة، بينما هي غير متطايرة. الخيار D يعكس التفضيل الفعلي بين ROM و P-ROM.

الجواب: ب.

س15: يواجه أي مهندس عند تصميم ذاكرة الحاسوب ثلاثة أسئلة جوهرية متعلقة بالسعة والسرعة والتكلفة. ما هذه الأسئلة الثلاثة، وما طبيعة العلاقة بينها؟

- (أ) ما اللون؟ ما الحجم الفيزيائي؟ ما الشركة المصنّعة؟ ولا توجد أي علاقة بين هذه الأسئلة
- (ب) كم السعة؟ ما مدى السرعة؟ كم التكلفة؟ لكن يمكن دائماً تحقيق أفضل قيمة في الثلاثة معاً دون أي مقايضة
- (ج) كم السعة؟ ما السرعة؟ كم التكلفة؟ وتوجد مقايضة دائمة؛ لا توجد تقنية مثالية بالثلاثة معاً
- (د) سؤال واحد فقط وهو التكلفة، وباقي الجوانب غير مهمة في تصميم الذاكرة

الشرح: الأسئلة الجوهرية الثلاثة: كم السعة (How Much)؟ ما مدى السرعة (How Fast)؟ كم التكلفة (How Expensive)؟ وتوجد مقايضة هندسية دائمة (trade-off) بين هذه العوامل الثلاثة؛ فلا توجد تقنية ذاكرة واحدة مثالية في السعة والسرعة والتكلفة معاً، ولهذا السبب يُلجأ إلى هرمية الذواكر بدلاً من الاعتماد على تقنية واحدة.

الأخطاء: الخيار A يخترع أسئلة غير متعلقة بتصميم الذاكرة. الخيار B ينكر وجود مقايضة رغم أنها موثقة صراحة. الخيار D يختزل الأسئلة الثلاثة في واحد فقط.

الجواب: ج.

س16: توجد علاقات طردية وعكسية موثقة بين خصائص الذاكرة الأربع: زمن الوصول، التكلفة، السعة، والسرعة. ما طبيعة كل من هذه العلاقات؟

(أ) جميع هذه العلاقات طردية دون استثناء

(ب) زمن الوصول والتكلفة: طردية. السعة والتكلفة: طردية. السعة والسرعة: طردية. السعة وزمن الوصول: عكسية

(ج) لا توجد أي علاقة رياضية أو منطقية بين أي من هذه الخصائص الأربع

(د) زمن الوصول والتكلفة: عكسية. السعة والتكلفة: عكسية. السعة والسرعة: عكسية. السعة وزمن الوصول: طردية

الشرح: العلاقات الموثقة: زمن الوصول والتكلفة عكسية (زمن وصول أسرع = تكلفة أعلى للبت الواحد). السعة والتكلفة عكسية (سعة أكبر = تكلفة أقل للبت الواحد). السعة والسرعة عكسية (سعة أكبر = زمن وصول أبطأ). السعة وزمن الوصول طردية (كلما كبرت السعة، أصبح زمن الوصول أبطأ أيضاً، أي يزداد معها).

الأخطاء: الخيار A يصف جميع العلاقات بأنها طردية، متجاهلاً أن ثلاثاً منها عكسية. الخيار B يعكس طبيعة كل علاقة من العلاقات الأربع. الخيار C ينكر وجود أي علاقة موثقة.

الجواب: د.

س17: تُعرّف ذاكرة cache بأنها جزء من الذاكرة الرئيسية (Main Memory) يمكن استخدامه كـbuffer، ويرتبط أداؤها بمقياس Hit Ratio. كيف تؤثر زيادة نسبة الإصابة (Hit Ratio) على متوسط زمن الوصول الكلي؟

أ) كلما زادت نسبة الإصابة واقتربت من 100٪، يهبط متوسط زمن الوصول الكلي بسرعة ليقترّب من زمن الكاش وحده (وهو الأسرع)

ب) كلما زادت نسبة الإصابة، يرتفع متوسط زمن الوصول الكلي ليقترّب من زمن الذاكرة الأبطأ

ج) لا علاقة بين نسبة الإصابة ومتوسط زمن الوصول؛ الزمن ثابت دائماً بغض النظر عنها

د) نسبة الإصابة تؤثر فقط على السعة الكلية للذاكرة، لا على الزمن إطلاقاً

الشرح: عند حالة Hit (المعالج يجد البيانات فوراً في الذاكرة السريعة)، يستجيب النظام بأعلى سرعة ممكنة (الزمن الأقل، وهو زمن الكاش وحده). أما عند Miss فيكون الزمن هو الأقصى (مجموع زمن الكاش وزمن الذاكرة الأبطأ). لذلك كلما زادت نسبة الإصابة H واقتربت من 100٪، يهبط متوسط زمن الوصول الكلي بسرعة ليقترّب من زمن الكاش فقط.

الأخطاء: الخيار B يعكس التأثير الصحيح؛ فزيادة نسبة الإصابة تُقرب الزمن من الأسرع لا الأبطأ. الخيار C ينكر العلاقة الموثقة بين نسبة الإصابة ومتوسط الزمن. الخيار D يحصر تأثير نسبة الإصابة في السعة فقط.

الجواب: أ.

س18: تختلف وحدة نقل البيانات (Unit of Transfer) حسب المسار: بين المعالج والكاش من جهة، وبين الكاش والذاكرة الرئيسية RAM من جهة أخرى. ما وحدة النقل في كل من هذين المسارين؟

أ) بين المعالج والكاش: Block. بين الكاش و RAM: Word

ب) بين المعالج والكاش: Word (كلمة واحدة صغيرة وسريعة). بين الكاش و RAM: Block (مجموعة أكبر من الكلمات دفعة واحدة)

ج) وحدة النقل نفسها (Byte واحد) في كلا المسارين دون أي فرق

د) لا يوجد أي نقل بيانات مباشر بين المعالج والكاش إطلاقاً؛ كل النقل يمر عبر RAM أولاً

الشرح: النقل بين المعالج والكاش يكون بوحدة Word (كلمة واحدة صغيرة وسريعة)، بينما النقل بين الكاش و RAM يكون بوحدة Block (مجموعة أكبر من الكلمات معاً)، وذلك لتقليل الفارق الكبير في السرعة بين المعالج و RAM.

الأخطاء: الخيار A يعكس تخصيص الوحدتين بين المسارين. الخيار C ينكر الفرق بين حجمي وحدتي النقل. الخيار D ينكر التواصل المباشر بين المعالج والكاش عند حالة Hit.

الجواب: ب.

س19: بما أن ذاكرة الكاش أصغر بكثير من الـ RAM، يُستخدم حقل يُسمى Tag (العلامة) في كل سطر من سطور الكاش. ما وظيفة هذا الحقل تحديداً؟

(أ) يحدد Tag سرعة معالجة الحاسوب الكلية بشكل مباشر

(ب) يُستخدم Tag لتخزين نسخة كاملة من كل بيانات الـ RAM داخل الكاش

(ج) كود مقتطع من عنوان الذاكرة يعرّف أي بلوك من RAM موجود في هذا السطر

(د) Tag هو اسم بديل لمصطلح Hit Ratio، ويشير لنسبة الإجابة فقط

الشرح: الـ Tag (العلامة) هو رقم الهوية الفريد للبلوك، وهو كود صغير مقتطع من عنوان الذاكرة يُخزن بجانب البيانات في كل سطر من سطور الكاش، ليعرّف المعالج بالضبط أي بلوك من الـ RAM موجود حالياً في هذا السطر (باعتبار أن الكاش أصغر بكثير من الـ RAM ولا يمكنه استيعاب جميع البلوكات في آن واحد).

الأخطاء: الخيار A يخترع علاقة مباشرة غير موجودة بين Tag والسرعة الكلية. الخيار B يخلط بين وظيفة Tag ونسخ كامل بيانات الـ RAM. الخيار D يخلط بين Tag ومفهوم Hit Ratio.

الجواب: ج.

س20: بما أن الـ RAM مقسمة إلى Blocks والكاش مقسم إلى Lines (أسطر)، توجد علاقة محددة بين حجم السطر الواحد في الكاش وحجم البلوك الواحد في الـ RAM. ما هذه العلاقة، ولماذا هي ضرورية؟

(أ) حجم الـ Line أكبر بكثير من حجم الـ Block دائماً

(ب) حجم الـ Line أصغر بكثير من حجم الـ Block، ولذلك يُخزن جزء فقط من كل بلوك

(ج) لا توجد أي علاقة ثابتة بين حجمي الـ Line والـ Block؛ يتغيران بشكل عشوائي

(د) حجم الـ Line يساوي حجم الـ Block، ليستقبل السطر البلوك كاملاً دون فقدان أي جزء

الشرح: حجم الـ Line بالكاش يساوي حجم الـ Block بالـ RAM، وذلك لكي يتمكن السطر الواحد في الكاش من استقبال البلوك القادم من الذاكرة الرئيسية بالكامل عند حدوث Miss، دون أن يفقد أي جزء منه أو يحتاج لتجزئته.

الأخطاء: الخيار A يخترع علاقة (أكبر بكثير) غير موثقة. الخيار B يصف تخزيناً جزئياً غير ممكن عملياً. الخيار C ينكر العلاقة الثابتة والمقصودة بين الحجمين.

الجواب: د.

س21: عندما يطلب المعالج بيانات من الذاكرة، تختلف خطوات المعالجة حسب ما إذا كانت النتيجة Hit أم Miss. ما تسلسل الخطوات في كل من سيناريو Hit وسيناريو Miss؟

- أ) Hit: يُستخرج البلوك من الكاش مباشرة. Miss: يُطلب من RAM، يُنسخ لسطر بالكاش، ثم تُرسل الكلمة
- ب) في Hit: يُطلب البلوك من الـ RAM أولاً. في Miss: يُستخرج البلوك من الكاش مباشرة
- ج) في كلا السيناريوهين تُستخرج البيانات من الكاش مباشرة دون أي فرق بينهما
- د) في Miss: تتوقف العملية تماماً دون أي محاولة للوصول للذاكرة الرئيسية


الشرح: في سيناريو Hit: البلوك موجود في الكاش، فيُستخرج مباشرة وبسرعة وتُسلّم الكلمة المطلوبة للمعالج (وصول سريع). في سيناريو Miss: البلوك غير موجود في الكاش، فيتم الوصول للذاكرة الرئيسية، يُجلب البلوك كاملاً، يُخصّص له سطر (Line) في الكاش، يُنسخ البلوك إلى الكاش، ثم تُرسل الكلمة المطلوبة إلى المعالج (يستغرق وقتاً أطول، لكن البيانات تصبح متاحة في الكاش للطلبات القادمة).

الأخطاء: الخيار B يعكس سيناريو Hit و Miss بالكامل. الخيار C ينكر الفرق بين السيناريوهين. الخيار D يخترع توقفاً كاملاً للعملية عند Miss.

الجواب: أ.

المحاضرة 7 (الجزء الثاني): الأقراص المغناطيسية، RAID، وأنظمة التخزين الثانوية

س1: يتكون القرص المغناطيسي (Magnetic Disk) من ركيزة (Substrate) مغطاة بمادة قابلة للمغنطة، وقد استُبدلت مادة الركيزة التقليدية (الألمنيوم) بالزجاج في بعض الأقراص الحديثة. ما الفائدة الأساسية لاستخدام الزجاج كركيزة بدلاً من الألمنيوم؟



- (أ) يحسّن تجانس السطح، فيقلل أخطاء القراءة والكتابة
- (ب) يزيد وزن القرص لتحسين ثباته أثناء الدوران
- (ج) يلغي الحاجة لدوران القرص أثناء القراءة
- (د) يزيد تكلفة التصنيع دون أي فائدة تقنية إضافية

الشرح: الزجاج يحسّن تجانس سطح الفيلم المغناطيسي، مما يقلل أخطاء القراءة والكتابة، ويمنح صلابة أفضل تقاوم الاهتزاز، ويسمح بارتفاع تحليق أقل لرأس القراءة/الكتابة فوق السطح، مما يزيد كثافة التخزين.

الأخطاء: الخيار B يخترع فائدة غير مذكورة (الوزن). الخيار C ينكر آلية عمل القرص القائمة على الدوران. الخيار D ينكر الفوائد التقنية الموثقة صراحة.

الجواب: أ.

س2: أثناء عملية القراءة والكتابة المغناطيسية، يبقى رأس القراءة/الكتابة (Head) ثابتاً في مكانه. ماذا يحدث بدلاً من ذلك للسماح بالوصول لكامل سطح القرص؟

- (أ) يتحرك الرأس بسرعة كبيرة فوق قرص ثابت تماماً
- (ب) يدور القرص (Platter) نفسه أسفل الرأس الثابت
- (ج) يتحرك كل من الرأس والقرص معاً بالتزامن
- (د) لا يوجد أي حركة؛ القراءة تتم عبر الاتصال اللاسلكي

الشرح: أثناء عملية القراءة والكتابة يكون الرأس ثابتاً بينما يدور القرص (Platter) أسفله.

الأخطاء: الخيار A يعكس العلاقة الصحيحة؛ فالرأس هو الثابت لا القرص. الخيار C يخترع حركة مزدوجة غير موصوفة. الخيار D ينكر الآلية الفيزيائية الأساسية.

الجواب: ب.

س3: يُقسّم القرص المغناطيسي إلى مسارات دائرية (Tracks)، ويُقسّم كل مسار بدوره إلى وحدات أصغر. ما اسم هذه الوحدات الأصغر، وماذا يفصل بينها؟

(أ) تُسمى Blocks، وتفصل بينها Tags

(ب) تُسمى Pages، وتفصل بينها Frames

(ج) تُسمى Sectors، وتفصل بينها فجوات (Gaps)

(د) تُسمى Cylinders، وتفصل بينها Tracks أخرى

الشرح: يُقسّم كل مسار (Track) إلى قطاعات (Sectors)، وتفصل بينها فجوات (Gaps) تُستخدم لتحديد بدء ونهاية القطاعات.

الأخطاء: الخيار A و B و D يستخدمون مصطلحات من سياقات أخرى لا تصف تقسيم المسار الفعلي هنا.

الجواب: ج.

س4: في قرص Winchester، يحتوي كل قطاع (Sector) على عدة حقول محددة. ما هذه الحقول؟

(أ) Opcode لتحديد نوع العملية، و Tag لتحديد المصدر

(ب) Header فقط يحتوي على كل البيانات دون أي تقسيم إضافي

(ج) Index و Offset فقط دون أي حقول أخرى

(د) ID للموقع، (512 Data بايت)، CRC للأخطاء، و Gaps فاصلة

الشرح: كل قطاع في قرص Winchester يحتوي على: ID (معلومات تحدد موقع القطاع: المسار والرأس ورقم القطاع)، Data (البيانات الفعلية، حجمها 512 بايت)، CRC (للتأكد من عدم وجود أخطاء)، Gaps (مساحات فاصلة لتنظيم القراءة والكتابة).

الأخطاء: الخيار A يستخدم مصطلحات من سياق تصميم المعالج لا تنظيم القطاعات. الخيار B يبسط البنية بشكل غير صحيح. الخيار C يخترع حقولاً غير موثقة.

الجواب: د.

س5: تُصنّف الأقراص المغناطيسية وفق أربعة أبعاد مختلفة. ما هذه الأبعاد الأربعة؟

(أ) نوع الرأس، قابلية الإزالة، عدد الأوجه، وعدد الأقراص

(ب) السعر فقط، والسرعة فقط، دون أي أبعاد أخرى

(ج) اللون، والشركة المصنّعة، وسنة الإنتاج فقط

(د) نوع واحد فقط وهو قابلية الإزالة، دون أي أبعاد إضافية

الشرح: تُصنّف الأقراص وفق: أنواع الرؤوس (رأس ثابت لكل مسار / رأس متحرك لكل سطح)، قابلية الإزالة (قابل للإزالة / غير قابل للإزالة)، الأوجه (وجه واحد / وجهان)، والأقراص (قرص واحد / أقراص متعددة).

الأخطاء: الخيار B و C يخترعان أبعاداً غير تقنية غير مذكورة في هذا التصنيف. الخيار D يختزل التصنيف في بعد واحد فقط.

الجواب: أ.

س6: تُستخدم رؤوس Winchester في تجميعات محركات الأقراص المغلقة الخالية تقريباً من أي ملوثات. ما الميزة التي توفرها هذه الرؤوس مقارنة برؤوس الأقراص الصلبة التقليدية؟

(أ) تبتعد عن سطح القرص أكثر لتقليل خطر التلف

(ب) تعمل أقرب لسطح القرص، فتزيد كثافة البيانات

(ج) لا تحتاج لأي دوران للقرص أثناء القراءة

(د) تعمل فقط مع الأقراص القابلة للإزالة

الشرح: رؤوس Winchester مصممة للعمل بالقرب من سطح القرص أكثر من رؤوس الأقراص التقليدية، مما يسمح بكثافة أكبر للبيانات؛ وهي عملياً رقاقة هوائية ديناميكية ترتفع فوق السطح بفعل ضغط الهواء الناتج عن دوران القرص.

الأخطاء: الخيار A يعكس الميزة الفعلية؛ فالاقتراب لا الابتعاد هو ما يزيد الكثافة. الخيار C ينكر آلية عمل القرص الأساسية. الخيار D يخترع قيداً غير موثق.

الجواب: ب.

س7: يُعرّف زمن الوصول (Access Time) للقرص المغناطيسي بمعادلة محددة. ما هذه المعادلة، وماذا يُضاف إليها لاحقاً لحساب الزمن الكلي لعملية القراءة/الكتابة؟

أ) $\text{Access Time} = \text{Transfer Time}$ فقط، دون أي مكونات أخرى

ب) $\text{Access Time} = \text{Seek Time} \times \text{Rotational Delay}$ ، دون إضافة أي زمن آخر

ج) $\text{Access Time} = \text{Seek Time} + \text{Rotational Delay}$ ، ثم يُضاف Transfer Time لاحقاً

د) $\text{Access Time} = \text{Rotational Delay}$ فقط، والباقي يُهمل

الشرح: $\text{Access Time} = \text{Seek Time} + \text{Rotational Delay}$ ، وبعد وصول الرأس لمكانه، يُضاف Transfer Time (وقت النقل الفعلي للبيانات أثناء تحرك القطاع تحت الرأس) لحساب الزمن الكلي.

الأخطاء: الخيار A يختزل الزمن الكلي في مكون واحد فقط. الخيار B يستبدل الجمع بالضرب. الخيار D يحذف مكون Seek Time بالكامل.

الجواب: ج.

س8: يتضمن حساب زمن الوصول للقرص مصطلحين أساسيين: Seek Time و Rotational Latency. ما تعريف كل منهما؟



أ) Seek Time: زمن نقل البيانات الفعلي. Rotational Latency: زمن تبريد القرص

ب) كلاهما يشيران للمفهوم نفسه، وهو زمن دوران القرص فقط

ج) Seek Time: زمن توقف القرص. Rotational Latency: زمن تشغيله من جديد

د) Seek Time: وقت وضع الرأس على المسار المطلوب. Rotational Latency: الزمن حتى تصل بداية القطاع للرأس

الشرح: Seek Time هو الوقت المستغرق لوضع الرأس في المسار المطلوب (في نظام الرأس المتحرك)، و Rotational Latency هو الزمن المستغرق حتى تصل بداية القطاع المطلوب للرأس.

الأخطاء: الخيار A و C يخترعان تعريفين غير متعلقين بالمصطلحين. الخيار B ينكر التمييز الواضح بينهما.

الجواب: د.

س9: تُعرّف تقنية RAID (Redundant Array of Independent Disks) بأنها تقنية لربط عدة أقراص صلبة معاً، وتتكون من 7 مستويات (0 إلى 6). هل تشير هذه المستويات إلى علاقة هرمية (كل مستوى أعلى من سابقه)، وما الخصائص الثلاث المشتركة بين جميع المستويات؟

أ) لا هرمية؛ تشترك في: قرص منطقي واحد، Striping، وتخزين معلومات التكافؤ

ب) تشير لعلاقة هرمية صارمة؛ كل مستوى أعلى من سابقه في الأداء والحماية دائماً

ج) لا تشترك المستويات السبعة في أي خاصية مشتركة؛ كل منها مستقل تماماً

د) الخاصية المشتركة الوحيدة هي استخدام قرص واحد فقط بدلاً من عدة أقراص

الشرح: مستويات RAID لا تشير إلى علاقة هرمية، بل تحدد بنى تصميم مختلفة تشترك في ثلاث خصائص: مجموعة من محركات الأقراص الفيزيائية يعرضها نظام التشغيل كقرص منطقي واحد، توزيع البيانات عبر الأقراص وفق آلية التخطيط (Striping)، واستخدام سعة القرص الزائدة لتخزين معلومات التكافؤ (Parity) لضمان استعادة البيانات عند العطل.

الأخطاء: الخيار B يخترع علاقة هرمية غير موجودة. الخيار C ينكر الخصائص المشتركة الثلاث. الخيار D يناقض التعريف الأساسي ل RAID القائم على عدة أقراص لا قرص واحد.

الجواب: أ.

س10: يُعتبر RAID Level 0 استثناءً من حيث توفير الحماية، رغم أنه أحد مستويات RAID. لماذا يُعتبر استثناءً، وما فائدته الأساسية؟

- (أ) يوفر أعلى درجة حماية من بين كل المستويات السبعة
- (ب) لا يوفر أي تكرار؛ يعتمد فقط على Striping لتحسين الأداء دون حماية
- (ج) يستخدم قرصاً واحداً فقط دون أي توزيع للبيانات
- (د) يوفر نسخة مطابقة كاملة (Mirror) من البيانات على قرص آخر

الشرح: RAID 0 لا يوفر أي تكرار للبيانات؛ يعتمد فقط على تقنية التوزيع (Striping) لتحسين الأداء، دون أي آلية حماية أو استعادة عند تلف القرص.

الأخطاء: الخيار A يعكس الحقيقة؛ ف RAID 0 هو الأقل حماية من بين المستويات. الخيار C ينكر استخدام تقنية التوزيع الأساسية. الخيار D يصف RAID 1 لا RAID 0.

الجواب: ب.

س11: لكي تحقق التطبيقات معدل نقل بيانات عالٍ ضمن RAID 0، يجب توفر شرطان أساسيان. ما هذان الشرطان؟

- (أ) استبدال جميع الأقراص بقرص واحد أسرع، وتقليل عدد الطلبات إلى الحد الأدنى
- (ب) تعطيل ميزة التوزيع (Striping) تماماً لتبسيط العملية
- (ج) سعة نقل عالية بين المضيف والأقراص، وطلبات إدخال/إخراج تشغل المصفوفة بكفاءة
- (د) استخدام قرص واحد فقط بدلاً من مصفوفة كاملة

الشرح: الشرطان: يجب وجود سعة نقل عالية على طول المسار بأكمله بين ذاكرة المضيف ومحركات الأقراص الفردية، ويجب أن يقوم التطبيق بإجراء طلبات إدخال/إخراج تشغل مصفوفة الأقراص بكفاءة.

الأخطاء: الخيار A يخترع حلاً يناقض فكرة المصفوفة أصلاً. الخيار B و D ينكران الآلية الأساسية (التوزيع عبر عدة أقراص) التي يعتمد عليها RAID 0.

الجواب: ج.

س12: يعتمد RAID Level 1 على تحقيق التكرار (Redundancy) بطريقة مختلفة تماماً عن مستويات RAID من 2 إلى 6. ما هذه الطريقة، وما الميزة الأساسية الناتجة عنها؟

- (أ) يحسب بت تكافؤ واحد فقط لكل مجموعة بيانات؛ الميزة أنه يوفر مساحة تخزين كبيرة
- (ب) يوزع أجزاء التكافؤ على جميع الأقراص بالتناوب؛ الميزة أنه يمنع اختناق الإدخال/الإخراج
- (ج) يستخدم رمز تصحيح أخطاء Hamming؛ الميزة أنه يكتشف أخطاء البتين معاً
- (د) يكرر البيانات كاملة على قرص مرآة (Mirror)؛ الميزة أنه لا توجد ضريبة كتابة

الشرح: RAID 1 يحقق التكرار عبر تكرار مجموعة البيانات كاملة على قرص مرآة (Mirror Disk) يحتوي على نفس البيانات؛ ومن أهم فوائده أنه لا توجد أي ضريبة كتابة (Write Penalty)، إضافة إلى بساطة التراجع عن الفشل وإمكانية تلبية طلبات القراءة من أي من القرصين.

الأخطاء: الخيار A يصف آلية RAID 3 لا RAID 1. الخيار B يصف RAID 5. الخيار C يصف RAID 2؛ فكل هذه الآليات مختلفة عن التكرار الكامل عبر المرايا.

الجواب: د.

س13: يُعتبر العيب الرئيسي الأبرز لـ RAID Level 1 مقارنة بمستويات أخرى. ما هذا العيب؟

- (أ) التكلفة (Cost)، بسبب الحاجة لمضاعفة عدد الأقراص لتخزين نسخة كاملة مكررة
- (ب) بطء كبير في زمن الوصول لا يمكن تحمله
- (ج) عدم القدرة على استعادة البيانات عند تلف أي قرص إطلاقاً
- (د) عدم دعم طلبات القراءة المتعددة في الوقت نفسه

الشرح: العيب الأساسي لـ RAID 1 هو التكلفة (Cost)، لأن تحقيق التكرار عبر المرايا يتطلب مضاعفة عدد الأقراص المستخدمة لتخزين نسخة طبق الأصل من كامل البيانات.

الأخطاء: الخيار B يخترع عيباً غير موثق. الخيار C يناقض الفائدة الأساسية لـ RAID 1 (بساطة استعادة البيانات). الخيار D يناقض فائدة موثقة صراحة لهذا المستوى.

الجواب: أ.

س14: يعتمد RAID Level 2 على تقنية الوصول المتوازي (Parallel Access)، حيث تشارك جميع الأقراص الأعضاء في تنفيذ كل طلب إدخال/إخراج، وتُستخدم أجزاء بيانات (Strips) صغيرة جداً (بحجم بايت أو كلمة واحدة). ما رمز تصحيح الأخطاء الشائع المستخدم في هذا المستوى، وما القيد الأساسي على استخدامه عملياً؟

- (أ) بت تكافؤ بسيط واحد فقط؛ يُستخدم في جميع البيئات دون أي قيود
 (ب) رمز Hamming (يصح خطأ بت واحد، يكتشف خطأ بتين)؛ مفعّل فقط في بيئة كثيرة أخطاء القرص
 (ج) رمز CRC فقط؛ يُستخدم حصراً في الأقراص الضوئية لا المغناطيسية
 (د) لا يُستخدم أي رمز تصحيح؛ يعتمد المستوى على النسخ الكامل فقط

الشرح: يُستخدم عادة رمز Hamming القادر على تصحيح أخطاء البت الواحد (single bit) واكتشاف أخطاء البتين (double bit)، ويتناسب عدد الأقراص الزائدة مع لوغاريتم عدد أقراص البيانات؛ ولن يكون هذا المستوى خياراً مفعّلاً إلا في بيئة تكثر فيها أخطاء القرص.

الأخطاء: الخيار A يصف آلية RAID 3 و RAID 5 و RAID 2، وينكر القيد البيئي الموثق. الخيار C يخترع استخداماً غير موثق. الخيار D ينكر الميزة المحورية لهذا المستوى.

الجواب: ب.

س15: يتطلب RAID Level 3 قرصاً واحداً زائداً (Redundant Disk) فقط، بغض النظر عن حجم مصفوفة الأقراص. ما آلية حساب التكافؤ المستخدمة فيه، وماذا يحدث عند فشل أحد الأقراص؟

- (أ) يُستخدم رمز Hamming المعقد فقط؛ عند الفشل تُفقد البيانات نهائياً دون إمكانية استرجاع
 (ب) لا يُحسب أي تكافؤ؛ يعتمد المستوى على النسخ الكامل لكل قرص
 (ج) بت تكافؤ بسيط عبر جميع الأقراص؛ عند الفشل يُعاد البناء من قرص التكافؤ، والبيانات تبقى متاحة بوضع مخفض
 (د) تحتاج المصفوفة لقرصين زائدين على الأقل بغض النظر عن حجمها

الشرح: بدلاً من رمز تصحيح الأخطاء المعقد، يُحسب بت تكافؤ بسيط لمجموعة البتات الفردية في الموضع نفسه على جميع أقراص البيانات؛ وعند فشل أحد الأقراص، يُستعان بقرص التكافؤ لإعادة بناء البيانات، وتبقى البيانات متاحة خلال ذلك في وضع مخفض (Reduced Mode) حتى استبدال القرص المعطل والعودة للتشغيل الكامل.

الأخطاء: الخيار A يصف آلية RAID 2 لا RAID 3، وينكر إمكانية استرجاع البيانات. الخيار B ينكر آلية التكافؤ الأساسية. الخيار D يناقض ميزة القرص الزائد الواحد RAID 3J.

الجواب: ج.

س16: يعتمد RAID Level 4 على تقنية الوصول المستقل (Independent Access)، حيث يعمل كل قرص بشكل مستقل، وتُستخدم أجزاء بيانات (Strips) كبيرة نسبياً. ما ضريبة الكتابة (Write Penalty) التي يتضمنها هذا المستوى عند تنفيذ طلب كتابة صغير؟

- (أ) لا توجد أي ضريبة كتابة؛ تتم الكتابة مباشرة دون أي عمليات إضافية
- (ب) تتطلب كل عملية كتابة قراءة واحدة فقط دون أي كتابة إضافية
- (ج) تتطلب المصفوفة بأكملها إعادة كتابة كل الأقراص عند أي طلب كتابة
- (د) كل كتابة تتطلب قراءتين وكتابتين: البيانات والتكافؤ القديمين، ثم الجديدين

الشرح: لحساب التكافؤ الجديد، يجب على برنامج إدارة المصفوفة قراءة جزء بيانات المستخدم القديم وجزء التكافؤ القديم، ثم تحديث بيانات المستخدم وبتات التكافؤ المقابلة؛ وبالتالي تتطلب كل عملية كتابة لجزء بيانات: قراءتين وكتابتين.

الأخطاء: الخيار A ينكر ضريبة الكتابة الموثقة صراحة. الخيار B يقلل من حجم العملية الفعلية. الخيار C يبالغ في نطاق العملية؛ فالتحديث يقتصر على الجزء المتأثر لا المصفوفة كاملة.

الجواب: د.

س17: يشبه RAID Level 5 المستوى الرابع (RAID 4) في بنيته، لكنه يختلف في نقطة واحدة جوهرية. ما هذا الفرق، وما الفائدة الناتجة عنه؟

- (أ) يوزع أجزاء التكافؤ عبر جميع الأقراص بدل قرص واحد، فيتجنب اختناق RAID 4
- (ب) يلغي مفهوم التكافؤ تماماً، فيصبح المستوى بلا أي حماية للبيانات
- (ج) يستخدم رمز Hamming بدلاً من بت التكافؤ البسيط
- (د) يتطلب قرصين زائدين بدلاً من قرص واحد فقط

الشرح: الفرق بين RAID 5 و RAID 4 هو توزيع أجزاء التكافؤ (Parity Strips) عبر جميع الأقراص (غالباً بنظام التناوب Round-Robin) بدلاً من تخصيص قرص واحد لها كما في RAID 4، مما يتجنب اختناق الإدخال/الإخراج (I/O Bottleneck) المحتمل في المستوى الرابع.

الأخطاء: الخيار B ينكر استمرار مفهوم التكافؤ في هذا المستوى. الخيار C يخلط بين آلية RAID 2 و RAID 5. الخيار D يصف قيداً يخص RAID 6 لا RAID 5.

الجواب: أ.

س18: يُجري RAID Level 6 حسابين منفصلين للتكافؤ ويخزنهما في كتل منفصلة على أقراص مختلفة. كم قرصاً يجب أن يفشل قبل حدوث فقدان فعلي للبيانات، وما الضريبة المرتبطة بهذا المستوى؟



(أ) يكفي فشل قرص واحد فقط لفقدان جميع البيانات فوراً

(ب) يجب فشل ثلاثة أقراص خلال MTTR لفقدان البيانات

(ج) لا توجد أي ضريبة كتابة إضافية رغم وجود حسابي تكافؤ

(د) يجب أن تفشل جميع الأقراص في المصفوفة معاً في اللحظة نفسها

الشرح: يجب أن تفشل ثلاثة أقراص خلال فترة متوسط وقت الإصلاح (MTTR) حتى يحدث فقدان فعلي للبيانات، مما يوفر توافراً عالياً جداً؛ لكن المستوى يتكبد ضريبة كتابة كبيرة لأن كل عملية كتابة تؤثر على كتلتي تكافؤ منفصلتين.

الأخطاء: الخيار A يقلل من درجة الحماية العالية لهذا المستوى. الخيار C ينكر ضريبة الكتابة الكبيرة الموثقة. الخيار D يبالغ في الشرط؛ فثلاثة أقراص كافية لا جميعها.

الجواب: ب.

س19: يُستخدم مصطلح 'الحالة الصلبة' (Solid State) في محرك أقراص SSD (Solid State Drive) للإشارة إلى طبيعة تصنيعه. إلى ماذا يشير هذا المصطلح تحديداً؟

(أ) إلى وجود أقراص دوارة طلبة مشابهة للأقراص المغناطيسية التقليدية

(ب) إلى استخدام مواد سائلة متجمدة داخل الجهاز

(ج) إلى الدوائر الإلكترونية المبنية من أشباه الموصلات (Semiconductors)

(د) إلى طبلة الغلاف الخارجي للجهاز فقط دون أي دلالة تقنية داخلية

الشرح: يشير مصطلح 'الحالة الصلبة' إلى الدوائر الإلكترونية المبنية من أشباه الموصلات (Semiconductors)، وهو جهاز ذاكرة مصنوع من مادة صلبة يمكن استخدامه كبديل لمحرك الأقراص الصلبة التقليدي (HDD).

الأخطاء: الخيار A يناقض الفكرة الأساسية لـ SSD؛ فهو لا يحتوي على أجزاء دوارة، بعكس HDD. الخيار B يخترع مادة غير متعلقة. الخيار D يختزل المصطلح في معنى سطحي.

الجواب: ج.

س20: توجد نوعان أساسيان من ذواكر NOR Flash و NAND، ولكل منهما وحدة وصول واستخدام مختلفان. ما الفرق بين النوعين؟

(أ) NOR و NAND متطابقان تماماً من ناحية وحدة الوصول والاستخدام

(ب) NAND توفر وصولاً عشوائياً سريعاً بينما NOR تُستخدم فقط في محركات USB

(ج) كلاهما يُستخدمان حصراً في الأقراص المغناطيسية التقليدية

(د) NOR: وصول بت واحد، عشوائي سريع، لتشغيل NAND. BIOS: وصول 16-32 بت، كتل صغيرة، لـ USB SSDs

الشرح: NOR: وحدة الوصول الأساسية هي البت (bit)، توفر وصولاً عشوائياً سريعاً، وتُستخدم لتشغيل كود نظام التشغيل عند بدء التشغيل (مثل BIOS أو كود هاتف محمول). NAND: وحدة الوصول 16 أو 32 بت، تُقرأ وتُكتب في كتل صغيرة، ولا توفر وصولاً عشوائياً سريعاً، وتُستخدم في محركات أقراص فلاش USB وبطاقات الذاكرة و SSDs.

الأخطاء: الخيار A ينكر الفرق الجوهرى الموثق بين النوعين. الخيار B يعكس تخصيص الوصول العشوائى السريع بين النوعين. الخيار C يناقش الاستخدام الفعلى لكليهما.

الجواب: د.

س21: تتفوق محركات أقراص SSD على محركات HDD في عدة معاملات أداء. ما أبرز هذه المعاملات؟

(أ) IOPS أعلى، عمر أطول، طاقة أقل، تشغيل أهدأ وأبرد، ووصول واستجابة أسرع

(ب) سعة تخزين أكبر بكثير من HDD دائماً بغض النظر عن السعر

(ج) تكلفة إنتاج أقل من HDD في جميع الحالات

(د) استحالة تعرضها لأي نوع من التلف أو الأعطال

الشرح: تتفوق أقراص SSD على HDD في: عمليات إدخال/إخراج عالية الأداء في الثانية (IOPS)، عمر أطول (Longer Lifespan)، استهلاك أقل للطاقة، تشغيل أكثر هدوءاً وبرودة، وأوقات وصول ومعدلات زمن استجابة أقل.

الأخطاء: الخيار B يخترع ميزة غير مذكورة ضمن معاملات الأداء هنا. الخيار C يخترع ميزة سعرية غير مذكورة. الخيار D يبالغ بادعاء استحالة التلف رغم قيود SSD الموثقة.

الجواب: أ.

س22: يواجه SSD مشكلتين عمليتين خاصتين لا يواجههما HDD، إحداهما تتعلق بتباطؤ الأداء مع الاستخدام.

لماذا يتباطأ أداء SSD مع الاستخدام، وما المشكلة الثانية؟

(أ) يرجع التباطؤ لارتفاع درجة حرارة الجهاز فقط؛ ولا توجد مشكلة ثانية

(ب) يجب مسح الكتلة كاملة وقراءتها للمخزن المؤقت قبل الكتابة؛ والفلاش يصبح غير صالح بعد عدد كتابات محدد

(ج) يرجع التباطؤ لنقص سعة التخزين المتاحة فقط؛ والمشكلة الثانية بطء الاتصال بالمنفذ

(د) لا يحدث أي تباطؤ فعلى في أداء SSD مع الاستخدام إطلاقاً

الشرح: يجب مسح كتلة ذاكرة الفلاش بأكملها قبل إعادة كتابتها، وقراءة الكتلة كاملة من ذاكرة الفلاش ووضعها في المخزن المؤقت (Buffer) قبل التعديل، مما يبطئ الأداء مع الاستخدام؛ والمشكلة الثانية أن ذاكرة الفلاش تصبح غير قابلة للاستخدام بعد عدد معين من عمليات الكتابة.

الأخطاء: الخيار A و C يخترعان أسباباً غير موثقة لهذا التباطؤ. الخيار D ينكر المشكلتين العمليتين الموثقتين صراحة كخاصيتين بـ SSD.

الجواب: ب.

س23: تُستخدم عدة تقنيات لإطالة عمر SSD والتعامل مع قيوده العملية. ما أبرز هذه التقنيات؟

(أ) زيادة درجة حرارة التشغيل عمداً لتنشيط الخلايا

(ب) تعطيل خاصية القراءة مؤقتاً أثناء الكتابة فقط

(ج) تخزين مؤقت للكتابات، موازنة التآكل (Wear-Leveling)، وإدارة الكتل التالفة

(د) استبدال ذاكرة الفلاش بذاكرة مغناطيسية تقليدية داخل الجهاز نفسه

الشرح: تقنيات إطالة عمر SSD تشمل: وضع ذاكرة تخزين مؤقت أمام ذاكرة الفلاش لتأخير عمليات الكتابة وتجميعها، استخدام خوارزميات موازنة التآكل (Wear-Leveling Algorithms) التي توزع عمليات الكتابة بالتساوي عبر كتلة الخلايا، وتقنيات إدارة الكتل التالفة.

الأخطاء: الخيار A يخترع تقنية غير منطقية وغير موثقة. الخيار B يخترع تقنية غير موصوفة إطلاقاً. الخيار D يناقض فكرة SSD القائمة على أشباه الموصلات.

الجواب: ج.

س24: يُنتج قرص CD-ROM من مادة راتنجية (Resin) مثل Polycarbonate، وتُطبع عليه المعلومات بطريقة محددة. كيف تُطبع المعلومات، وكيف تتم حماية السطح العاكس بعد ذلك؟

(أ) تُكتب المعلومات مغناطيسياً تماماً مثل الأقراص الصلبة التقليدية

(ب) تُطبع المعلومات يدوياً دون استخدام أي ليزر أو معدات دقيقة

(ج) لا تحتاج المعلومات لأي طبقة حماية بعد الطباعة

(د) تُطبع المعلومات كحفر مجهرية بليزر عالي الكثافة، ثم تُغطي بطبقة عاكسة وتُحمى بأكريليك

الشرح: تُطبع المعلومات المسجلة رقمياً على سطح Polycarbonate كسلسلة من الحفر المجهرية باستخدام ليزر عالي الكثافة ودقيق التركيز لإنشاء قرص رئيسي، ثم يُستخدم هذا القرص لصنع قالب للطباعة، ويُغطى السطح المحفور بطبقة عاكسة (غالباً ألومنيوم أو ذهب)، وتُحمى هذه الطبقة من الخدوش بطبقة علوية من الأكريليك الشفاف.

الأخطاء: الخيار A يخلط بين تقنية القرص الضوئي والمغناطيسي، وهما مختلفتان تماماً. الخيار B ينكر الدقة التقنية العالية الضرورية لهذه العملية. الخيار C ينكر خطوة الحماية الموثقة.

الجواب: د.

س25: يتميز CD-ROM بمزايا وعيوب محددة مقارنة بوسائط التخزين الأخرى. ما أبرز مزاياه وعيوبه؟

(أ) مزاياه: رخص النسخ الكبير وقابليته للإزالة أرشيفياً. عيوبه: للقراءة فقط

(ب) من مزاياه أنه قابل للكتابة عليه مراراً دون أي قيود

(ج) من عيوبه فقط ارتفاع تكلفة النسخ بكميات كبيرة

(د) لا يمتلك أي عيوب مقارنة بالأقراص المغناطيسية

الشرح: من مزايا CD-ROM: يمكن نسخه بكميات كبيرة وبتكلفة منخفضة، وهو قابل للإزالة (Removable) مما يسمح باستخدامه للتخزين الأرشيفي. من عيوبه: أنه للقراءة فقط ولا يمكن تحديثه، ووقت وصوله أطول بكثير من وقت الوصول لمحرك الأقراص المغناطيسية.

الأخطاء: الخيار B يناقض طبيعة CD-ROM الأساسية (قراءة فقط). الخيار C يعكس الميزة الفعلية (رخص النسخ لا ارتفاع تكلفته). الخيار D ينكر العيوب الموثقة صراحة.

الجواب: أ.

س26: يختلف CD-R (Recordable) عن CD-RW (ReWritable) في آلية الكتابة والقراءة المتاحة له. ما هذا الاختلاف؟

- (أ) كلاهما يسمحان بإعادة الكتابة عدد غير محدود من المرات بالطريقة نفسها تماماً
- (ب) CD-R: كتابة مرة واحدة (WORM) بليزر منخفض الشدة. CD-RW: مادة متغيرة الطور تُعاد كتابتها بليزر عالي الشدة
- (ج) CD-R قابل لإعادة الكتابة، بينما CD-RW يُكتب مرة واحدة فقط
- (د) لا يوجد أي فرق تقني بينهما؛ الاختلاف تسويقي فقط

الشرح: CD-R (Recordable) يُكتب مرة واحدة فقط ويُقرأ عدة مرات (WORM)، حيث يُهيأ القرص بحيث يصبح قابلاً للكتابة عليه مرة واحدة فقط باستخدام شعاع ليزر منخفض/معتدل الشدة. أما CD-RW (ReWritable) فيستخدم مادة لها انعكاسيتان مختلفتان في طورين (حالة غير متبلورة تعكس الضوء بشكل ضعيف، وحالة متبلورة تعكس الضوء جيداً)، ويمكن للليزر عالي الشدة تغيير المادة بين الطورين، مما يسمح بإعادة الكتابة مراراً.

الأخطاء: الخيار A ينكر الفرق الجوهرى بين النوعين. الخيار C يعكس خاصيتي النوعين تماماً. الخيار D ينكر الفرق التقني الحقيقي الموثق بالتفصيل.

الجواب: ب.

س27: تُنظَّم البيانات في الشريط المغناطيسي (Magnetic Tape) على شكل عدد من المسارات المتوازية (Parallel Tracks) الممتدة طويلاً. كيف يتم تسجيل البيانات على طول كل مسار، وكيف تُنظَّم على الشريط؟

- (أ) تُسجَّل البيانات بشكل متوازٍ تماماً عبر كل عرض الشريط دفعة واحدة فقط
- (ب) لا تحتاج البيانات لأي تنظيم؛ تُخزَّن عشوائياً على كامل مساحة الشريط
- (ج) تسجيل متسلسل على طول كل مسار؛ تُقرأ/تُكتب في كتل متجاورة (سجلات مادية) مفصولة بفجوات
- (د) تُسجَّل البيانات دائرياً كما في الأقراص المغناطيسية تماماً

الشرح: التسجيل المتسلسل (Serial Recording): تُسجَّل البيانات تسلسلياً من البداية إلى النهاية على طول كل مسار. تُقرأ البيانات وتُكتب في كتل متجاورة (Contiguous Blocks) تُسمى السجلات المادية (Physical Records)، وتُفصل هذه الكتل بفجوات تُسمى الفجوات ما بين السجلات (Inter-Record Gaps).

الأخطاء: الخيار A يخترع آلية تسجيل غير موصوفة. الخيار B ينكر التنظيم الدقيق الموثق. الخيار D يخلط بين تقنية الشريط الخطي وتقنية الأقراص، وهما مختلفتان تماماً.

الجواب: ج.

المحاضرة 8: وحدات الإدخال والإخراج (I/O Modules)

س1: لا يتعامل المعالج مباشرة مع الأجهزة الطرفية (Peripheral Devices)، بل يرسل أوامره إلى وحدة الإدخال والإخراج (Module O/I) التي تتواصل مع الجهاز نيابةً عنه. لماذا لا تُوصَل الأجهزة الطرفية مباشرة بناقل النظام (Bus System)؟

- (أ) لاختلاف أنواع الأجهزة وسرعاتها وصيغ بياناتها
- (ب) لأن ناقل النظام لا يمكن توصيله بأكثر من جهاز واحد فقط
- (ج) لأن الأجهزة الطرفية لا تحتاج أي اتصال بالحاسوب إطلاقاً
- (د) لأن المعالج أبداً دائماً من جميع الأجهزة الطرفية دون استثناء

الشرح: الأسباب الثلاثة: اختلاف أنواع الأجهزة الطرفية (لو تعامل المعالج مباشرة معها لاحتوى على دوائر برمجية معقدة جداً)، اختلاف سرعة نقل البيانات، واختلاف صيغة البيانات. لذلك تتحمل وحدة O/I مسؤولية التعامل مع كل جهاز بينما يبقى المعالج مركزاً على تنفيذ البرامج.

الأخطاء: الخيار B يخترع قيداً غير موثق على ناقل النظام. الخيار C ينكر وظيفة الأجهزة الطرفية الأساسية. الخيار D يعمم بشكل غير صحيح؛ فبعض الأجهزة الحديثة أسرع من بعض مكونات النظام.

الجواب: أ.

س2: تحتوي وحدة O/I على Buffer، وهي مساحة تخزين صغيرة تُستخدم لتجميع البيانات مؤقتاً. ما الفوائد الثلاث المترتبة على وجود هذا Buffer؟

- (أ) يزيد سرعة المعالج نفسه بشكل دائم
- (ب) يمنع فقدان البيانات، يعالج اختلاف السرعات، ويحسن الكفاءة
- (ج) يلغي الحاجة الكاملة لوجود وحدة O/I من الأساس
- (د) يزيد سعة تخزين الذاكرة الرئيسية بشكل مباشر

الشرح: وجود Buffer يمنع فقدان البيانات، ويعالج اختلاف السرعات بين الجهاز ووحدة O/I، ويحسن كفاءة نقل البيانات.

الأخطاء: الخيار A يخترع تأثيراً غير موثق على سرعة المعالج نفسه. الخيار C يناقض دور Buffer كموّك لا بديل عنه. الخيار D يخلط بين وظيفة Buffer المؤقتة ووظيفة الذاكرة الرئيسية.

الجواب: ب.

س3: يتكون النموذج العام لوحدة الإدخال والإخراج من ثلاثة أجزاء رئيسية، أحدها هو ناقل النظام (Bus System) الذي يتكون بدوره من ثلاثة أنواع من الخطوط. ما هذه الأنواع الثلاثة من الخطوط، وما وظيفة كل منها؟

- أ) Register Lines لتخزين البيانات، Cache Lines لتسريع الوصول، و Memory Lines للذاكرة فقط
- ب) Clock Lines لتوقيت العمليات، Power Lines للطاقة، و Ground Lines للتأريض
- ج) Address Lines لتحديد عنوان الجهاز، Data Lines لنقل البيانات، و Control Lines لنقل إشارات التحكم
- د) Input Lines للإدخال فقط، و Output Lines للإخراج فقط، دون أي نوع ثالث

الشرح: الخطوط الثلاثة: Address Lines (تحديد عنوان الجهاز أو الذاكرة)، Data Lines (نقل البيانات من المعالج للجهاز وبالعكس)، و Control Lines (نقل إشارات التحكم).

الأخطاء: الخيار A و B يخترعان تصنيفات غير موثقة كأنواع لخطوط ناقل النظام. الخيار D يختزل التصنيف في بعدين فقط متجاهلاً خطوط العنوان والتحكم.

الجواب: ج.

Keep it up, you will finish soon...

س4: تتصل الأجهزة الخارجية (External Devices) بوحدة O/I عبر وصلة اتصال (Link) تُستخدم لنقل ثلاثة أنواع من المعلومات. ما هذه الأنواع الثلاثة؟

(أ) Boot Signals لبدء التشغيل، Sleep Signals للإيقاف المؤقت، و Wake Signals للإيقاظ

(ب) Encryption Signals للتشفير، Compression Signals للضغط، و Backup Signals للنسخ الاحتياطي

(ج) Network Signals للشبكة فقط دون أي أنواع أخرى

(د) Control لتحديد الأداء، Status لحالة الجهاز، و Data الفعلية

الشرح: الأنواع الثلاثة: إشارات التحكم (Control) لتحديد أداء مثل القراءة أو الكتابة أو بدء التشغيل، إشارات الحالة (Status) للإخبار وحدة O/I بحالة الجهاز (جاهز/مشغول/خطأ)، والبيانات (Data) وهي المعلومات الفعلية المرسل والمستقبل.

الأخطاء: الخيار A و B اخترعان تصنيفات غير موثقة إطلاقاً في هذا السياق. الخيار C يختزل الأنواع الثلاثة في نوع واحد فقط غير متعلق بالموضوع.

الجواب: د.

س5: تُصنّف الأجهزة الخارجية إلى ثلاثة أنواع رئيسية بحسب طبيعة تواصلها. ما هذه الأنواع الثلاثة، مع مثال على كل منها؟

(أ) أجهزة قابلة للقراءة بشرياً (شاشات/طابعات)، ألياً (SSD/حساسات)، وأجهزة اتصال

(ب) أجهزة سريعة فقط، وأجهزة بطيئة فقط، دون أي تصنيف آخر

(ج) أجهزة داخلية فقط، وأجهزة خارجية فقط، بغض النظر عن طبيعة التواصل

(د) نوع واحد فقط يشمل جميع الأجهزة الطرفية دون أي تمايز بينها

الشرح: الأنواع الثلاثة: Human Readable Devices (مصممة للتواصل المباشر مع المستخدم، مثل الشاشات والطابعات ومحطات العرض المرئي)، Machine Readable Devices (تتبادل البيانات مع الحاسوب دون تدخل مباشر من المستخدم، مثل أقراص SSD و Hard Disk والحساسات والأشرطة الممغنطة والمشغلات)، و Communication Devices (للتواصل مع حواسيب أو أجهزة بعيدة).

الأخطاء: الخيار B و C اخترعان تصنيفات غير مطابقة للتصنيف الفعلي القائم على طبيعة التواصل.
الخيار D ينكر التصنيف الثلاثي الموثق صراحة.

الجواب: أ.

س6: يتكون الجهاز الخارجي داخلياً من ثلاثة أجزاء رئيسية تتيح له التواصل مع وحدة O/I. ما هذه الأجزاء الثلاثة، وما وظيفة كل منها؟

- (أ) Power Supply لتزويد الطاقة، Fan للتبريد، Case للحماية الفيزيائية فقط
(ب) Logic Control يفسر الأوامر ويرسل الحالة، Buffer يخزن مؤقتاً، Transducer يحوّل الصيغة
(ج) CPU مصغر خاص بالجهاز، RAM مستقلة، ROM لتخزين البرامج الثابتة فقط
(د) Sensor لاستشعار البيئة فقط دون أي أجزاء أخرى

الشرح: الأجزاء الثلاثة: Logic Control (يستقبل أوامر التحكم من وحدة O/I، يفسرها، ويرسل إشارات الحالة)، Buffer (يخزن البيانات مؤقتاً أثناء النقل)، و Transducer (يحوّل البيانات من الشكل التماثلي إلى الرقمي وبالعكس، أو من الطاقة الكهربائية إلى شكل مادي وبالعكس).

الأخطاء: الخيار A يصف مكونات فيزيائية عامة لا الأجزاء الوظيفية الفعلية. الخيار C اخترع مكونات حاسوبية كاملة غير موصوفة. الخيار D يختزل البنية في مكون واحد فقط.

الجواب: ب.

س7: يعتمد الاتصال الحرفي (IRA) على تمثيل كل حرف أو رقم أو رمز بكود خاص يُمثّل باستخدام 7 بت. كم رمزاً مختلفاً يمكن تمثيله بهذا الكود، وما نوعا الرموز الأساسيان في IRA؟

- (أ) 256 رمزاً (2^8)؛ النوعان هما رموز الإدخال ورموز الإخراج فقط
(ب) 64 رمزاً (2^6)؛ النوعان هما الأرقام فقط والحروف فقط
(ج) 128 رمزاً (2^7)؛ رموز قابلة للطباعة (حروف/أرقام) ورموز تحكم (Carriage Return)
(د) 7 رموز فقط، بعدد البتات نفسه؛ لا يوجد أي تصنيف فرعي لها

الشرح: يُمثل كل كود بـ 7 بت، فيمكن تمثيل 128 رمزاً مختلفاً ($2^7=128$). النوعان: الرموز القابلة للطباعة (Printable Characters) كالحروف والأرقام والرموز الخاصة، ورموز التحكم (Control Characters) التي لا تظهر على الشاشة وتُستخدم للتحكم بعملية الإدخال والإخراج مثل مفتاح الرجوع (Carriage Return).

الأخطاء: الخيار A يستخدم 8 بت بدلاً من 7 بت الفعلية، ويخترع تصنيفاً غير موثق. الخيار B يخلط بين عدد البتات والعدد الناتج، ويخترع تصنيفاً غير صحيح. الخيار D يخلط بين عدد البتات نفسه وعدد الرموز الممكن تمثيلها.

الجواب: ج.

س8: عند ضغط أي مفتاح في لوحة المفاتيح، يمر الإشارة بسلسلة خطوات قبل وصولها إلى المعالج. ما هذه الخطوات؟

(أ) تُرسل الإشارة مباشرة إلى المعالج دون المرور بأي محول أو وحدة إدخال/إخراج

(ب) يُخزن الحرف في الذاكرة الرئيسية مباشرة دون أي معالجة أولية

(ج) تُترجم الإشارة إلى صوت أولاً قبل تحويلها إلى بيانات رقمية

(د) يتولد إشارة يفسرها Transducer ويحولها لبتات IRA، ثم تُرسل لوحدة O/I ثم المعالج

الشرح: عند ضغط أي مفتاح، يتولد إشارة إلكترونية يفسرها المحول (Transducer) داخل لوحة المفاتيح ويحولها إلى نمط بتات يطابق رمز IRA، ثم يُرسل هذا النمط إلى وحدة الإدخال/الإخراج (Module O/I) ثم يصل إلى المعالج لمعالجة البيانات.

الأخطاء: الخيار A ينكر دور المحول ووحدة O/I الأساسي. الخيار B يتجاهل المسار الكامل الموثق للإشارة. الخيار C يخترع خطوة غير موصوفة إطلاقاً في هذه الآلية.

الجواب: د.

س9: تقوم وحدة O/I بخمس وظائف رئيسية لضمان عملها الصحيح. ما هذه الوظائف الخمس؟

- (أ) التوقيت، التواصل مع المعالج والجهاز، التخزين المؤقت، واكتشاف الأخطاء
 (ب) التشفير، الضغط، فك الضغط، النسخ الاحتياطي، والاسترجاع
 (ج) القراءة فقط، والكتابة فقط، دون أي وظائف أخرى
 (د) تشغيل الجهاز، إيقافه، إعادة تشغيله، وتحديث برامجه فقط

الشرح: الوظائف الخمس: Timing and Control (تنسيق توقيت انتقال البيانات)، Communication with Processor (تبادل المعلومات مع المعالج)، Communication with Device (التواصل مع الجهاز الطرفي)، Data Buffering (التخزين المؤقت للبيانات)، Error Detection (اكتشاف الأخطاء).

الأخطاء: الخيار B يخترع وظائف غير موثقة كوظائف أساسية لوحدة O/I. الخيار C يختزل الوظائف في عمليتين فقط. الخيار D يخترع وظائف غير متعلقة بالوظائف الخمس الفعلية.

الجواب: أ.

س10: يتكون تركيب وحدة O/I من أربعة أجزاء رئيسية. ما هذه الأجزاء الأربعة؟

- (أ) CPU، RAM، ROM، و Cache فقط
 (ب) Data Registers، Control/Status Registers، I/O Logic، و Device Interface Logic
 (ج) Power Unit، Cooling Unit، Display Unit، و Storage Unit فقط
 (د) جزء واحد فقط مسؤول عن كل الوظائف دون أي تقسيم داخلي

الشرح: الأجزاء الأربعة: Data Registers (تخزن البيانات مؤقتاً أثناء الانتقال)، Control/Status Registers (تخزن أوامر التحكم وحالة الجهاز)، I/O Logic (يفسر أوامر المعالج ويتحكم بنقل البيانات وينسق الاتصال)، و External Device Interface Logic (يتعامل مباشرة مع إشارات Control/Status/Data الخاصة بالجهاز).

الأخطاء: الخيار A يخترع مكونات حاسوبية عامة غير موصوفة كجزء من تركيب وحدة O/I. الخيار C يخترع تصنيفاً غير تقني للأجزاء. الخيار D ينكر التقسيم الداخلي الموثق صراحة.

الجواب: ب.

س11: توجد ثلاث تقنيات رئيسية لنقل البيانات بين المعالج ووحدة O/I، تختلف في مدى انشغال المعالج أثناء العملية. ما هذه التقنيات الثلاث، وهل ينتظر المعالج في كل منها؟

أ) Programmed I/O (لا ينتظر)، Interrupt-Driven I/O (ينتظر دائماً)، و DMA (ينتظر طوال العملية)

ب) توجد تقنية واحدة فقط، وهي DMA، دون أي بدائل أخرى

ج) Programmed I/O (ينتظر المعالج)، Interrupt-Driven I/O (لا ينتظر)، و DMA (لا ينتظر إلا عند انتهاء النقل)

د) جميع التقنيات الثلاث تجعل المعالج ينتظر طوال مدة العملية دون استثناء

الشرح: التقنيات الثلاث: Programmed I/O (المعالج يرسل أمراً وينتظر حتى تنتهي العملية)، Interrupt-Driven I/O (المعالج يواصل تنفيذ تعليمات أخرى دون انتظار، ثم يُقاطع عند الجاهزية)، و DMA (لا ينتظر المعالج، ويُعلم فقط بمقاطعة عند انتهاء النقل الكامل).

الأخطاء: الخيار A يعكس سلوك الانتظار في التقنيات الثلاث تماماً. الخيار B ينكر وجود تقنيتين آخرين موثقتين صراحة. الخيار D يناقض الفرق الجوهرية الموثق بين التقنيات الثلاث.

الجواب: ج.

س12: توجد أربعة أنواع رئيسية من أوامر الإدخال والإخراج (I/O Commands) التي يرسلها المعالج إلى وحدة O/I. ما هذه الأنواع الأربعة؟

أ) Start Command، Stop Command، Pause Command، و Resume Command فقط

ب) Boot Command، Shutdown Command، Restart Command، و Sleep Command فقط

ج) أمر واحد فقط شامل لكل الوظائف دون أي تقسيم

د) Control للتحكم، Test لفحص الحالة، Read للقراءة، و Write للإرسال

الشرح: الأنواع الأربعة: Control Command (للتحكم بالجهاز وإعطائه تعليمات محددة كالتشغيل أو الإيقاف)، Test Command (لفحص حالة الوحدة أو الجهاز)، Read Command (لطلب قراءة البيانات من الجهاز وتخزينها في الـ Buffer)، و Write Command (لإرسال البيانات من المعالج أو الذاكرة إلى الجهاز عبر وحدة O/I).

الأخطاء: الخيار A و B اخترعان تصنيفات غير موثقة كأوامر I/O الأربعة الفعلية. الخيار C ينكر التقسيم الرباعي الموثق صراحة.

الجواب: د.

س13: عند تنفيذ Programmed I/O لقراءة كتلة من البيانات، يمر المعالج بسلسلة خطوات محددة تتضمن فحص حالة الجهاز بشكل متكرر. ماذا يحدث تحديداً إذا كانت حالة الجهاز 'غير جاهز' (Not Ready) عند الفحص؟

- (أ) يبقى المعالج يعيد فحص الحالة بشكل متكرر حتى يصبح الجهاز جاهزاً
- (ب) يتوقف المعالج نهائياً عن أي عملية أخرى حتى إعادة تشغيل النظام بالكامل
- (ج) تُلغى عملية القراءة بالكامل ولا تُعاد المحاولة إطلاقاً
- (د) ينتقل المعالج لتنفيذ برنامج مختلف تماماً دون أي محاولة أخرى للقراءة

الشرح: إذا كانت الحالة Not Ready، يبقى المعالج يعيد فحص الحالة بشكل متكرر حتى يصبح الجهاز جاهزاً؛ وإذا ظهرت Error Condition يتوقف ويعالج الخطأ؛ وإذا كانت Ready ينتقل لقراءة البيانات.

الأخطاء: الخيار B يبالغ في رد الفعل (توقف نهائي وإعادة تشغيل كامل) غير الموصوف. الخيار C ينكر آلية إعادة المحاولة المتكررة الموثقة صراحة. الخيار D يخترع سلوكاً لا يطابق آلية الانتظار الفعلية.

الجواب: أ.

س14: يتضمن جدول مقارنة كفاءة تقنيات الإدخال/الإخراج الثلاث درجات كفاءة مختلفة تبعاً لدور المعالج في كل تقنية. ما درجة كفاءة كل تقنية، بناءً على دور المعالج فيها؟

- (أ) الكفاءة نفسها في التقنيات الثلاث دون أي فرق بينها
- (ب) Programmed (ينتظر: كفاءة منخفضة جداً)، Interrupt (كفاءة متوسطة)، DMA (كفاءة عالية جداً)
- (ج) Programmed I/O كفاءته الأعلى لأن المعالج يراقب العملية بدقة أكبر
- (د) DMA كفاءته الأدنى لأنه يحتاج عتاداً إضافياً منفصلاً عن المعالج

الشرح: بحسب الجدول: Programmed I/O (المعالج ينتظر ويراقب باستمرار → كفاءة منخفضة جداً)، Interrupt-Driven I/O (المعالج يعمل ثم يدخل للنقل → كفاءة متوسطة)، DMA (المعالج يرسل الأمر النهائي فقط → كفاءة عالية جداً).

الأخطاء: الخيار A ينكر الفروق الجوهرية الموثقة في جدول المقارنة. الخيار C يعكس الحقيقة؛ فانتظار المعالج المستمر هو سبب انخفاض كفاءة Programmed I/O لا ارتفاعها. الخيار D يعكس تصنيف DMA؛ فهو الأعلى كفاءة رغم حاجته لعتاد إضافي.

الجواب: ب.

س15: يوجد أسلوبان رئيسيان لعنونة أجهزة الإدخال والإخراج: Isolated I/O و Memory-Mapped I/O. ما الفرق الجوهرى بينهما من ناحية فضاء العناوين (Address Space) والتعليمات المستخدمة؟

- أ) كلا الأسلوبين يستخدمان فضاء العناوين نفسه والتعليمات نفسها دون أي فرق
- ب) Memory-Mapped I/O يحتاج تعليمات خاصة (IN/OUT)، Isolated I/O يستخدم تعليمات الذاكرة العادية
- ج) Memory-Mapped: فضاء عناوين مشترك وتعليمات ذاكرة عادية. Isolated: فضاء مستقل وتعليمات خاصة (IN/OUT)
- د) لا يوجد أي أسلوب لعنونة أجهزة الإدخال والإخراج؛ العنونة عشوائية بالكامل

الشرح: Memory-Mapped I/O: تشترك الأجهزة والذاكرة في فضاء العناوين نفسه، وتتم عمليات القراءة والكتابة باستخدام تعليمات الذاكرة نفسها (Load/Store) دون تعليمات خاصة بال I/O. Isolated I/O: تمتلك أجهزة O/I فضاء عناوين مستقلاً عن الذاكرة، وتستخدم تعليمات خاصة بعمليات الإدخال والإخراج مثل IN و OUT.

الأخطاء: الخيار A ينكر الفرق الجوهرى الموثق بين الأسلوبين. الخيار B يعكس تخصيص نوع التعليمات بين الأسلوبين تماماً. الخيار D ينكر وجود أي منهجية للعنونة رغم توثيق أسلوبين محددين بالتفصيل.

الجواب: ج.

س16: في مثال Memory-Mapped I/O المتعلق بلوحة المفاتيح، يُخصّص العنوان 516 لسجل بيانات لوحة المفاتيح، والعنوان 517 لسجل الحالة والتحكم. ما دلالة البت 7 والبت 0 في سجل الحالة والتحكم (العنوان 517)؟

- (أ) البت 7 لبدء القراءة، والبت 0 للجاهزية، أي عكس الترتيب المذكور
 (ب) كلا البتين يشيران للمعنى نفسه تماماً، وهو جاهزية الجهاز فقط
 (ج) البت 7 والبت 0 لا يحملان أي دلالة، وهما محجوزان للاستخدام المستقبلي فقط
 (د) البت 7 للجاهزية (1=جاهز، 0=مشغول)، والبت 0 لبدء عملية القراءة (يُضبط على 1 لبدء القراءة)

الشرح: في سجل الحالة والتحكم بالعنوان 517: البت 7 للجاهزية (1=ready, 0=busy)، والبت 0 لبدء القراءة (يُضبط على 1 لبدء عملية القراءة: set to 1 to start read).

الأخطاء: الخيار A يعكس دلالتَي البتين تماماً. الخيار B ينكر التمييز الوظيفي الواضح بين البتين. الخيار C ينكر الدلالة الوظيفية الموثقة صراحة لكلا البتين.

الجواب: د.

س17: توضح خطوات الـ Hardware لمعالجة المقاطعة البسيطة (Simple Interrupt Processing) تسلسلاً محدداً يبدأ بإرسال الجهاز للمقاطعة. ماذا يحدث بعد إرسال الجهاز للمقاطعة مباشرة، قبل أن يستجيب المعالج فعلياً؟

- (أ) يكمل المعالج تنفيذ التعليمات الحالية أولاً قبل الاستجابة للمقاطعة
 (ب) يستجيب المعالج فوراً دون إكمال أي شيء، ويترك التعليمات الحالية غير مكتملة
 (ج) يتجاهل المعالج المقاطعة بالكامل ولا يستجيب لها إطلاقاً
 (د) يعيد المعالج تشغيل النظام بالكامل فور استلام إشارة المقاطعة

الشرح: بعد إرسال الجهاز للمقاطعة، يكمل المعالج تنفيذ التعليمات الحالية أولاً قبل الاستجابة للمقاطعة، ثم يرسل رسالة تأكيد باستلام المقاطعة، ثم يحفظ PC و PSW في الـ Stack، ثم يحمل عنوان PC جديد للانتقال إلى الـ ISR.

الأخطاء: الخيار B يناقض الخطوة الأولى الموثقة صراحة (إكمال التعليمات الحالية أولاً). الخيار C ينكر آلية الاستجابة الكاملة الموثقة بالتفصيل. الخيار D يبالغ في رد فعل غير موصوف إطلاقاً.

الجواب: أ.

س18: يحفظ المعالج قيمتين أساسيتين عند الاستجابة للمقاطعة: PC وPSW. ماذا يحفظ كل منهما تحديداً؟

- أ) PC يحفظ حالة المعالج، وPSW يحفظ عنوان التعليمة القادمة، أي عكس الترتيب المذكور
 ب) PC يحفظ عنوان التعليمة القادمة، وPSW يحفظ حالة المعالج (Flags وحالة التنفيذ)
 ج) كلاهما يحفظان القيمة نفسها تماماً دون أي فرق وظيفي
 د) لا يحفظ أي منهما أي معلومة فعلية؛ هما مجرد أسماء رمزية بلا وظيفة

الشرح: PC (Program Counter) يحفظ عنوان التعليمة القادمة، ليعود إليها المعالج بعد معالجة المقاطعة. PSW (Program Status Word) يحفظ حالة المعالج مثل الأعلام (Flags) وحالة المقاطعات وحالة التنفيذ.

الأخطاء: الخيار A يعكس وظيفتي السجلين تماماً. الخيار C ينكر التمييز الوظيفي الواضح بين السجلين. الخيار D ينكر الوظيفة الأساسية الموثقة صراحة لكلا السجلين.

الجواب: ب.

س19: بعد أن ينفذ الـHardware خطواته الأولية عند حدوث مقاطعة، يتولى الـSoftware (نظام التشغيل) خطوات إضافية. لماذا يحتاج نظام التشغيل لحفظ بقية حالة العملية (السجلات) بشكل منفصل؟

- أ) لأن الـHardware لا يحفظ أي شيء إطلاقاً، ويتولى نظام التشغيل كل الحفظ
 ب) لأن السجلات لا تحتاج للحفظ أصلاً في أي مرحلة من معالجة المقاطعة
 ج) لأن الـHardware يحفظ فقط PSW وPC، فيتولى نظام التشغيل حفظ بقية السجلات
 د) لأن نظام التشغيل يعيد كتابة PC وPSW بقيم عشوائية جديدة

الشرح: يحفظ نظام التشغيل بقية حالة العملية (السجلات) لأن الـHardware يحفظ فقط PSW وPC؛ ثم يُنفَّذ ISR لمعالجة المقاطعة، ثم يستعيد نظام التشغيل حالة العملية والسجلات المحفوظة، ثم يستعيد المعالج PC وPSW ليعود لإكمال تنفيذ البرنامج.

الأخطاء: الخيار A ينكر ما يحفظه Hardware فعلياً (PSW و PC). الخيار B ينكر أهمية حفظ حالة السجلات الموثقة صراحة. الخيار D يخترع سلوكاً غير منطقي يناقض آلية الاستعادة الصحيحة.

الجواب: ج.

س20: يواجه مصمم الحاسوب مشكلتين أساسيتين عند تصميم Interrupt-Driven I/O، إحداهما تتعلق بتحديد مصدر المقاطعة. ما الطرق الثلاث المستخدمة لتحديد مصدر المقاطعة عندما يوجد عدة أجهزة O/I في النظام؟

- (أ) Reset فقط، و Restart فقط، دون أي طرق أخرى
- (ب) الحذف العشوائي لأحد الأجهزة حتى تُحل المشكلة تلقائياً
- (ج) إيقاف تشغيل جميع الأجهزة الأخرى باستثناء الجهاز المشتبه به
- (د) Polling، Interrupt Vector (عناوين لكل جهاز)، و Daisy Chaining (حسب الأولوية)

الشرح: الطرق الثلاث لتحديد مصدر المقاطعة: Polling (استعلام دوري يمر فيه المعالج على كل الأجهزة ويسألها واحداً تلو الآخر)، Interrupt Vector (يحتوي على عناوين روتينات خدمة المقاطعات لكل جهاز)، و Daisy Chaining (توصيل متسلسل يحدد أولوية الأجهزة، حيث تمر إشارة المقاطعة من جهاز لآخر حسب ترتيبها).

الأخطاء: الخيار A يخترع طرقاً غير موثقة كآلية لتحديد مصدر المقاطعة. الخيار B و C يخترعان سلوكاً غير منطقي وغير موصوف إطلاقاً في هذا السياق.

الجواب: د.

س21: تُخصّص أولوية عالية أو منخفضة للأجهزة عند حدوث عدة مقاطعات في الوقت نفسه. أي نوع من الأجهزة يحصل على أولوية عالية، وأي نوع يحصل على أولوية منخفضة؟

- (أ) العالية للأجهزة الحساسة كالشبكة، والمنخفضة للقادرة على الانتظار كالطابعة
- (ب) الأولوية العالية دائماً للطابعة، والمنخفضة لاتصالات الشبكة
- (ج) جميع الأجهزة تحصل على الأولوية نفسها دون أي تمييز بينها
- (د) الأولوية تُحدّد عشوائياً في كل مرة دون أي معيار ثابت

الشرح: الأولوية العالية تُمنح للأجهزة التي قد تفقد البيانات إذا لم يُرد عليها فوراً (مثل اتصالات الشبكة أو الحساسات اللحظية)، والأولوية المنخفضة للأجهزة التي يمكنها الانتظار قليلاً (مثل الطابعة).

الأخطاء: الخيار B يعكس تخصيص الأولوية بين الجهازين المذكورين تماماً. الخيار C ينكر آلية التمييز في الأولوية الموثقة صراحة. الخيار D ينكر المعيار الثابت المحدد بوضوح لتخصيص الأولوية.

الجواب: أ.

س22: يوجد عيبان رئيسيان مشتركان بين تقنيتي Interrupt-Driven I/O و Programmed I/O، يدفعان لاستخدام DMA عند نقل كميات كبيرة من البيانات. ما هذان العيبان؟

(أ) ارتفاع تكلفة الإنتاج فقط، دون أي مشاكل تتعلق بالأداء

(ب) محدودية سرعة النقل المرتبطة بسرعة المعالج، وانشغاله بتعليمات كل عملية نقل

(ج) عدم القدرة على قراءة أي بيانات إطلاقاً في كلتا التقنيتين

(د) الحاجة لعدد لا نهائي من الأجهزة الطرفية لتعمل هاتان التقنيتان

الشرح: العيبان: محدودية سرعة نقل البيانات (Transfer Rate) المحدودة بسرعة المعالج في فحص وخدمة الجهاز، وانشغال المعالج بإدارة عمليات O/I (ينفذ عدة تعليمات لكل عملية نقل، مما يهدر جزءاً من وقته ويقلل كفاءة النظام). لذلك يُستخدم DMA عند نقل كميات كبيرة من البيانات.

الأخطاء: الخيار A يخترع عيباً غير مذكور في هذا السياق التقني. الخيار C ينكر الوظيفة الأساسية لكلتا التقنيتين (تنفيذ القراءة فعلياً بكفاءة أقل). الخيار D يخترع شرطاً غير منطقي وغير موصوف إطلاقاً.

الجواب: ب.

س23: يتكون المخطط النموذجي لوحدة DMA من أربعة أجزاء رئيسية. ما هذه الأجزاء الأربعة، وما وظيفة كل منها؟

(أ) CPU Core مصغر، RAM مستقلة، ROM للبرامج، و Cache للتسريع

(ب) Power Unit، Cooling Fan، LED Indicator، و Case فقط

(ج) Data Register، Address Register، Data Count، و Logic Control

(د) جزء واحد فقط يؤدي كل الوظائف الأربع دون أي تقسيم داخلي

الشرح: الأجزاء الأربعة: Data Register (يخزن البيانات المنقولة بين جهاز O/I والذاكرة)، Address Register (يحتوي عنوان موقع الذاكرة المصدر أو الهدف)، Data Count (يحدد عدد الكلمات المطلوب نقلها، وينقص بمقدار واحد بعد كل نقل حتى الصفر)، و Logic Control (يتحكم بعملية النقل، يرسل إشارات Write و Read، ويرسل مقاطعة عند الانتهاء).

الأخطاء: الخيار A يخترع مكونات حاسوبية كاملة غير موصوفة كجزء من بنية DMA. الخيار B يخترع تصنيفاً فيزيائياً عاماً لا وظيفياً. الخيار D ينكر التقسيم الرباعي الموثق صراحة.

الجواب: ج.

س24: تتكون دورة التعليم (Instruction Cycle) من ست مراحل متتالية. ما هذه المراحل الست بالترتيب؟

(أ) Interrupt Process أولاً، ثم Instruction Fetch، ثم باقي المراحل بترتيب معكوس

(ب) أربع مراحل فقط دون Result Store أو Interrupt Process

(ج) مرحلة واحدة فقط تجمع كل العمليات دفعة واحدة

(د) Fetch، Decode، Operand Fetch، Execute، Result Store، Interrupt Process

الشرح: المراحل الست بالترتيب: جلب التعليم (Instruction Fetch)، فك شيفرة التعليم (Instruction Decode)، جلب المعامل (Operand Fetch)، تنفيذ التعليم (Instruction Execute)، تخزين النتيجة (Result Store)، ومعالجة المقاطعة (Interrupt Process) في حال وجودها.

الأخطاء: الخيار A يعكس ترتيب المراحل بشكل غير منطقي. الخيار B يحذف مرحلتين أساسيتين موثقتين صراحة. الخيار C ينكر التقسيم التفصيلي الموثق لدورة التعليم.

س25: يختلف توقيت الحصول على التحكم بالنقل (Bus) بين آلية DMA Breakpoints وآلية Interrupt Breakpoints. متى يحدث كل منهما بالضبط ضمن دورة التعليم؟

- (أ) DMA يحصل على التحكم في نقاط متعددة أثناء الدورة، والمقاطعة تُعالج فقط في نهاية الدورة
 (ب) كلاهما يحدثان في اللحظة نفسها بالضبط دون أي فرق في التوقيت
 (ج) المقاطعة تحدث في منتصف كل تعليمة دائماً، وDMA لا يحدث إلا في النهاية فقط
 (د) DMA لا يمكن أن يحدث إطلاقاً أثناء تنفيذ أي تعليمة نشطة

الشرح: DMA Breakpoints: يستطيع DMA الحصول على تحكم الناقل في نقاط متعددة أثناء تنفيذ التعليمة (كمرحلة فك التشفير أو بين جلب المعاملات والتنفيذ)، لأنه لا ينتظر انتهاء دورة التعليمة بالكامل، ويحدث هذا في النقاط التي لا يحتاج فيها المعالج للنقل. Interrupt Breakpoints: تُعالج المقاطعة فقط في نهاية دورة التعليمة (بعد تخزين النتيجة)، لأنها تتطلب تغيير مسار البرنامج بالكامل، وهو ما لا يمكن فعله في منتصف التعليمة.

الأخطاء: الخيار B ينكر الفرق الجوهرى الموثق بين توقيتى الآليتين. الخيار C يعكس الحقيقة؛ فDMA هو الأكثر تكراراً ومرونة، لا المقاطعة. الخيار D ينكر الميزة المحورية لـ DMA (القدرة على العمل أثناء دورة التعليمة).

الجواب: أ.

س26: يوضح نظام I/O System Organization في IBM Z196 كيفية تنظيم مكونات نظام الإدخال والإخراج داخل الحاسوب. ما الخلاصة الأساسية التي يوضحها هذا التنظيم بخصوص علاقة أجهزة الإدخال/الإخراج بالمعالج؟

- (أ) تتصل جميع الأجهزة مباشرة بالمعالج دون أي وسيط على الإطلاق
 (ب) لا تتصل الأجهزة مباشرة بالمعالج، بل عبر وحدات تحكم وقنوات اتصال، مما يزيد السرعة والكفاءة
 (ج) يحتاج كل جهاز طرفي معالجاً مستقلاً خاصاً به منفصلاً تماماً عن المعالج الرئيسي
 (د) لا علاقة إطلاقاً بين تنظيم نظام I/O وسرعة نقل البيانات أو كفاءة النظام

الشرح: يوضح تنظيم نظام I/O في IBM Z196 (المكوّن من I/O Cages و Processor Books و I/O Drawers ووصلات Interconnects وغيرها) أن أجهزة الإدخال والإخراج لا تتصل مباشرة بالمعالج، وإنما عبر وحدات تحكم وقنوات اتصال، مما يزيد من سرعة نقل البيانات وكفاءة النظام.

الأخطاء: الخيار A يناقض الخلاصة الأساسية الموثقة صراحة (عدم الاتصال المباشر). الخيار C يخترع بنية غير موصوفة. الخيار D ينكر العلاقة المباشرة الموثقة بين تنظيم النظام وتحسين السرعة والكفاءة.

الجواب: ب.

المحاضرة 9: بناء تنفيذ مبسّط لمعالج MIPS (A Simplified MIPS Implementation)

س1: تنقسم عملية بناء دارات تنفيذ التعليمات في معالج MIPS إلى ثلاثة أنواع، أي بناء ALU يقوم بتنفيذ التعليمات. ماذا يؤثر اختيار استراتيجيات التنفيذ عليه تحديداً؟



(أ) معدل عدد دورات الساعة للتعليمية الواحدة (CPI rate)

(ب) حجم الذاكرة الرئيسية الكلي للحاسوب

(ج) عدد الأجهزة الطرفية المتصلة بالحاسوب

(د) لون الشاشة المستخدمة في عرض النتائج

الشرح: اختيار استراتيجيات التنفيذ يؤثر على CPI rate (معدل عدد دورات الساعة اللازمة لكل تعليمية).

الأخطاء: الخيار B و C و D يخترعون تأثيرات غير متعلقة إطلاقاً باستراتيجيات تنفيذ التعليمات؛ فالتأثير الموثق ينصب حصراً على معدل دورات الساعة (CPI).

الجواب: أ.

س2: يوضح الرسم العام لمسار البيانات (Data path) في MIPS، بدون وحدة التحكم، ستة مكونات رئيسية. ما هذه المكونات الستة؟

(أ) CPU، RAM، ROM، Cache، Bus، و Power Supply

(ب) PC، Instruction Memory، Register 1 and 2، ALU، Data Memory، و Add

(ج) Keyboard، Mouse، Monitor، Printer، Speaker، و Microphone

(د) Compiler، Assembler، Linker، Loader، Debugger، و Profiler

الشرح: المكونات الستة: PC (عنوان التعليمات الحالية)، Instruction Memory (تخزين التعليمات)، Register 1 and 2 (قراءة سجلين)، ALU (تنفذ التعليمات الحسابية والمنطقية)، Data Memory (ذاكرة البيانات للتحميل والتخزين)، و Add (يزيد PC بمقدار 4).

الأخطاء: الخيار A يخترع مكونات عامة للحاسوب لا مسار البيانات التفصيلي المحدد لتنفيذ التعليمات. الخيار C يخترع أجهزة طرفية غير متعلقة بمسار البيانات الداخلي. الخيار D يخترع أدوات برمجية لا مكونات عتادية لمسار البيانات.

الجواب: ب.

س3: لتوصيل وصلات الكهرباء لا يمكن وصل إلا شريط واحد بمكان واحد، لكن أحياناً نريد أكثر من وصلة في المكان نفسه (مثلاً أكثر من تعليمة تُمرَّر عبر الدارة نفسها). ما الحل المستخدم لهذه المشكلة؟

(أ) إضافة المزيد من الأسلاك الفيزيائية المتوازية دون أي عنصر تحكم

(ب) حذف بعض التعليمات نهائياً لتقليل عدد الوصلات المطلوبة

(ج) استخدام Selector (كـ Multiplexer) الذي يختار أي تعليمة سيتم تمريرها عبر الدارة حسب ترميزها

(د) تشغيل جميع التعليمات في اللحظة نفسها دون أي اختيار

الشرح: لا يمكن وصل أكثر من شريط واحد بمكان واحد، لذلك نلجأ لاستخدام Selector؛ نربط أكثر من تعليمة وحسب ترميز كل تعليمة يتم اختيار أيها سيُمرَّر عبر الدارة (Use multiplexers).

الأخطاء: الخيار A يتجاهل الحاجة الفعلية لعنصر تحكم بالاختيار، ويقترح حلاً فيزيائياً غير كافٍ. الخيار B يناقض الهدف الأساسي (المرور بجميع التعليمات الممكنة لا حذفها). الخيار D يناقض فكرة الاختيار الانتقائي التي يقوم عليها Multiplexer أصلاً.

الجواب: ج.

س4: يتم تنفيذ أي تعليمة عبر عدة مراحل متتالية. ما هذه المراحل الثلاث؟

(أ) التخزين، ثم الحذف، ثم إعادة التشغيل

(ب) الطباعة، ثم العرض، ثم الحفظ

(ج) التشفير، ثم فك التشفير، ثم الإرسال

(د) جلب التعليمات (إرسال قيمة PC لذاكرة التعليمات)، فك الترميز وقراءة السجلات، ثم التنفيذ (يعتمد على القيم الفعلية)

الشرح: المراحل الثلاث: 1) جلب التعليمات: إرسال قيمة عداد البرنامج إلى ذاكرة التعليمات، فيتم جلب التعليمة الموجودة في ذلك العنوان. 2) فك ترميز التعليمات وقراءة السجلات. 3) تنفيذ التعليمات، ويعتمد على القيم الفعلية.

الأخطاء: الخيار A و B و C يخترعون مراحل غير متعلقة إطلاقاً بعملية تنفيذ التعليمة الفعلية في المعالج.

الجواب: د.

س5: تُصنّف تعليمات MIPS إلى ثلاثة أنواع: حسائية ومنطقية من نوع R-Type، تعليمات القفز والتحكم (beq) bneg من نوع I-Type، و jump من نوع J-Type، وتعليمات الذاكرة (lw و sw من نوع I-Type). بغض النظر عن نوع التعليمة، ماذا يشترك جميعها في أول خطوتين من عملية التنفيذ؟

(أ) الخطوتان الأوليان (الجب وفك الترميز/قراءة السجلات) متطابقتان تماماً لجميع الأنواع الثلاثة

(ب) تختلف الخطوتان الأوليان تماماً باختلاف نوع التعليمة

(ج) لا توجد أي خطوات مشتركة إطلاقاً بين الأنواع الثلاثة

(د) تُنفذ تعليمات الذاكرة فقط دون المرور بأي خطوات أولية

الشرح: بغض النظر عن نوع التعليم، فإن الخطوتين الأوليين من عملية تنفيذ التعليمات هما نفس الشيء لجميع الأنواع الثلاثة.

الأخطاء: الخيار B يناقض التوحيد الموثق صراحة للخطوتين الأوليين. الخيار C ينكر وجود أي تشابه رغم التوثيق الصريح لتطابق الخطوتين الأوليين. الخيار D يستثني تعليمات الذاكرة من الخطوات الأولية دون أي أساس موثق.

الجواب: أ.

س6: بعد تنفيذ sw أو sw ، وبعد اكتمال المراحل الثلاث للحصول على التعليم، يقوم PC بتغيير قيمته إلى $PC+4$. لماذا يُضاف تحديداً الرقم 4 وليس أي رقم آخر؟

- (أ) لأن المعالج يحتوي دائماً على 4 وحدات معالجة متوازية
- (ب) لأن العنواننة تتم بالبايت (Byte)، وكل كلمة (Word) تُمثل بـ 4 بايت
- (ج) لأن كل تعليمة تحتاج 4 دورات ساعة كاملة لإتمامها
- (د) لأن سجل PC نفسه لا يتسع إلا لأربعة أرقام فقط

الشرح: السبب: العنواننة تُقام بالـ byte، وكل كلمة (Word) تُمثل بـ 4 بايت؛ لذلك تُضاف 4 للانتقال من عنوان الكلمة الحالية لعنوان الكلمة التالية.

الأخطاء: الخيار A يخترع علاقة بعدد وحدات المعالجة غير موجودة. الخيار C يخلط بين عدد دورات الساعة المطلوبة للتعليم (موضوع منفصل) وحجم الكلمة بالبايت. الخيار D يخترع قيداً فيزيائياً غير موجود على حجم سجل PC.

الجواب: ب.

س7: تنقسم عناصر مسار البيانات في MIPS (Data path element) إلى نوعين أساسيين حسب طريقة عملها. ما هذان النوعان، وما الفرق الجوهرى بينهما؟

- (أ) عناصر سريعة وعناصر بطيئة، والفرق بينهما هو السرعة فقط
- (ب) عناصر داخلية وعناصر خارجية، والفرق هو الموقع الفيزيائي فقط
- (ج) عناصر تركيبية (Combinational)، الخرج يعتمد على الدخل دون ذاكرة داخلية مثل (ALU) وعناصر تتبعية (Sequential)، تحتوي ذاكرة داخلية مثل السجل
- (د) عناصر رقمية وعناصر تماثلية، والفرق هو نوع الإشارة المستخدمة فقط

الشرح: النوعان: Combinational element (تركيبية): تعمل على قيم البيانات، الخرج يعتمد على الدخل فقط (مثل ALU و AND)، لا يوجد ذاكرة داخلية. Sequential element (تتبعية): عناصر الذاكرة مثل السجل، تحتوي على الأقل مدخلين، والبيانات يجب أن تُكتب في عنصر ما أو إشارة الزمن تحدد متى تُكتب.

الأخطاء: الخيار A و B و D يخترعون تصنيفات غير مطابقة للتمييز الفعلي القائم على وجود أو غياب الذاكرة الداخلية.

الجواب: ج.

س8: تحدد منهجية التزامن (Clocking Methodology) متى يمكن قراءة البيانات ومتى يمكن كتابتها. ماذا تسمح به منهجية الحافة (Edge Methodology) تحديداً؟

- (أ) قراءة البيانات فقط دون أي إمكانية للكتابة إطلاقاً
- (ب) كتابة البيانات فقط دون أي إمكانية للقراءة إطلاقاً
- (ج) تأخير جميع عمليات القراءة والكتابة لدورة ساعة كاملة إضافية
- (د) قراءة محتوى السجلات وإرسال القيمة عبر المنطق التوافقي (الدائرة التركيبية) وكتابة القيم في السجلات، كل ذلك في نفس دورة الساعة

الشرح: منهجية الحافة تسمح باستخدام قراءة المحتوى في السجلات وترسل القيمة عبر المنطق التوافقي (الدائرة التركيبية) وكتابة القيم في السجلات في نفس دورة الساعة.

الأخطاء: الخيار A و B يختزلان المنهجية في عملية واحدة فقط، بينما هي تسمح بكلتا العمليتين معاً ضمن الدورة نفسها. الخيار C ينكر الميزة الأساسية لهذه المنهجية (إتمام العمليتين خلال دورة واحدة لا أكثر).

الجواب: د.

س9: العناصر التسلسلية (Sequential Elements) هي سجلات تتحكم بالكتابة. متى يتم تحديث هذه السجلات تحديداً؟



(أ) فقط على حافة الساعة عندما يكون مدخل التحكم في الكتابة مساوياً 1

(ب) في أي لحظة بغض النظر عن قيمة إشارة الساعة أو التحكم

(ج) فقط عند انقطاع التيار الكهربائي عن المعالج

(د) مرة واحدة فقط عند بدء تشغيل الحاسوب ولا تتحدث بعدها إطلاقاً

الشرح: يتم التحديث فقط على حافة الساعة عندما يكون مدخل التحكم في الكتابة مساوياً 1، وتُستخدم عندما تكون القيمة المخزنة مطلوبة لاحقاً.

الأخطاء: الخيار B ينكر الشرطين الأساسيين (حافة الساعة + إشارة التحكم) الموثقين صراحة لعملية التحديث. الخيار C يخترع شرطاً غير منطقي وغير موصوف إطلاقاً. الخيار D ينكر إمكانية التحديث المتكرر طوال عمل المعالج.

الجواب: أ.

س10: يحتاج التنفيذ البسيط لذاكرة التعليمات (Instruction Memory) إلى عنوان فقط للكتابة أو القراءة. هل تحتاج ذاكرة التعليمات لإشارة كتابة (Write Signal) في هذا السياق؟

(أ) نعم، تحتاج دائماً لإشارة كتابة منفصلة تماماً عن العنوان

(ب) لا، لا يوجد حاجة لإشارة كتابة؛ يكفي العنوان فقط للتنفيذ البسيط

(ج) تحتاج لإشارتي كتابة منفصلتين في كل عملية

(د) تحتاج لإشارة كتابة فقط عند تنفيذ تعليمات القفز تحديداً

الشرح: التنفيذ البسيط لذاكرة التعليمات بحاجة إلى عنوان بسيط للكتابة أو القراءة، ولا يوجد حاجة إلى إشارة كتابة.

الأخطاء: الخيار A و C اخترعان حاجة لإشارة كتابة غير موثقة إطلاقاً في هذا السياق البسيط. الخيار D يخترع شرطاً مرتبطاً بنوع تعليمة معين غير مذكور في هذا السياق.

الجواب: ب.

س11: يُعتبر PC مسؤولاً عن التنفيذ التتابعي للبرنامج. ما الخصائص الأساسية لسجل PC؟

(أ) يحمل عنوان جميع التعليمات دفعة واحدة، وحجمه متغير حسب البرنامج

(ب) يحمل نتيجة آخر عملية حسابية فقط، وحجمه 16 بت

(ج) يحتوي على السجلات التي تحمل عنوان التعليمة الحالية (المراد تنفيذها)، وكل تعليمة يكون حجمها 32 بت

(د) لا علاقة له بعنوان التعليمات إطلاقاً؛ وظيفته حصراً تخزين البيانات

الشرح: PC مسؤول عن التنفيذ التتابعي للبرنامج، يحتوي على السجلات التي تحمل عنوان التعليمة الحالية (المراد تنفيذها)، وكل تعليمة يكون حجمها 32 بت.

الأخطاء: الخيار A يخترع سعة تخزين غير موثقة. الخيار B يخلط بين وظيفة PC ووظيفة سجل آخر، ويخترع حجماً خاطئاً. الخيار D ينكر الوظيفة الأساسية لـ PC الموثقة صراحة.

الجواب: ج.

س12: يحتاج الـ Adder (الجامع) في مسار البيانات لإضافة القيمة 4 إلى PC في كل مرة. ما الغاية من هذه الإضافة تحديداً؟

(أ) لحذف التعليمة الحالية نهائياً من الذاكرة

(ب) لتفسير قيمة PC والبدء من العنوان الأول مجدداً

(ج) لتقليل عدد التعليمات الكلي في البرنامج

(د) للانتقال إلى التعليمة التالية (العنوان الجديد الذي يشير إليه PC بعد الإضافة)

الشرح: Adder بحاجة لإضافة 4 إلى كل PC لينتقل إلى التعليمات التالية (العنوان الجديد الذي يشير إليه).

الأخطاء: الخيار A و B و C اخترعون وظائف غير متعلقة إطلاقاً بالغاية الفعلية من إضافة 4، وهي الانتقال للتعليمات التالية فقط.

الجواب: د.

س13: يوجد 32 سجلاً في ملف السجلات (Register File) بالمعالج، يمكن القراءة منها أو الكتابة عليها على سجل محدد. ما المداخل المطلوبة لعملية القراءة، وما المداخل الأربعة المطلوبة لعملية الكتابة؟

- (أ) للقراءة: اسم السجل فقط دون إشارة تحكم. للكتابة: رقم السجل، بيانات الكتابة، إشارة تحكم بالكتابة، والساعة
(ب) للقراءة: إشارة تحكم فقط دون اسم السجل. للكتابة: اسم السجل فقط دون أي مداخل إضافية
(ج) للقراءة والكتابة كلاهما: رقم السجل فقط دون أي مداخل أخرى في كلتا الحالتين
(د) لا تحتاج القراءة أو الكتابة لأي مداخل؛ العملية تلقائية بالكامل

الشرح: للقراءة: يُزود باسم المسجل وعدم وجود إشارة تحكم. للكتابة نحتاج إلى أربعة مداخل: رقم السجل، بيانات للكتابة، إشارة تحكم بالكتابة، والساعة.

الأخطاء: الخيار B يعكس متطلبات القراءة والكتابة تماماً. الخيار C يختزل متطلبات الكتابة الأربعة في مدخل واحد فقط. الخيار D ينكر الحاجة الفعلية لأي مداخل موثقة بالتفصيل لكلتا العمليتين.

الجواب: أ.

س14: الـ ALU (الوحدة الحسابية والمنطقية) دائرة إلكترونية تُنفذ العمليات الحسابية والمنطقية. ما مدخلاتها ومخرجاتها الأساسية؟

- (أ) مدخل واحد فقط بحجم 32 بت، ومخرج واحد فقط بحجم 16 بت
(ب) مدخلان منفصلان (A و B) كل منهما 32 بت، ومخرجان: الناتج (32 Result) بت والصفر (Zero) بت واحد
(ج) أربعة مداخل منفصلة بحجم 8 بت لكل منها، ومخرج واحد فقط بحجم 32 بت
(د) لا تمتلك أي مخرجات؛ تُستخدم فقط لتخزين القيم داخلياً



الشرح: المدخلات: قيمتان منفصلتان (تُسميان عادة A و B)، كل منهما بحجم 32 بت. المخرجات: الناتج (Result) بحجم 32 بت، والصفر (Zero) بت واحد منفصل يأخذ القيمة 1 فقط إذا كانت نتيجة العملية تساوي صفراً.

الأخطاء: الخيار A و C اخترعان أحجام وأعداد مداخل/مخرجات غير مطابقة للمواصفات الفعلية الموثقة. الخيار D ينكر وجود أي مخرجات رغم التوثيق الصريح لمخرجين محددين.

الجواب: ب.

س15: تُبنى الوحدة الداخلية للـ ALU من بوابات أساسية، بالإضافة إلى عنصر يُستخدم لاختيار نوع العملية. ما هذه البوابات الأساسية، وما العنصر المستخدم لاختيار بينها؟

- (أ) بوابات XOR و NAND فقط، دون أي عنصر اختيار
- (ب) بوابة واحدة فقط (AND)، والاختيار يتم يدوياً من قبل المبرمج
- (ج) بوابات AND و OR و NOT (Inverter)، بالإضافة إلى Multiplexer لاختيار نوع العملية المطلوب تنفيذها
- (د) لا تحتوي الوحدة على أي بوابات؛ تعمل بالكامل عبر البرمجيات

الشرح: تُبنى هذه الوحدة من بوابات أساسية هي AND و OR و NOT (Inverter)، بالإضافة إلى Multiplexer يُستخدم لاختيار نوع العملية المطلوب تنفيذها من بين العمليات المتاحة.

الأخطاء: الخيار A و B اخترعان بوابات أو آليات اختيار غير مطابقة للمكونات الفعلية الموثقة. الخيار D ينكر الطبيعة العتادية الأساسية لهذه الوحدة.

الجواب: ج.

س16: تتكون إشارة التحكم (Control Signal) الخاصة بالـ ALU من 4 بتات، وتُحدد أي عملية يجب تنفيذها. ما مثال على القيم المقابلة لبعض العمليات وفق هذه الإشارة؟

أ) 0010 تعني NOR فقط، ولا توجد أي قيم أخرى مقابلة لعمليات أخرى

ب) تتكون الإشارة من 8 بتات لا 4 بتات، وتُمثل عنوان الذاكرة

ج) لا تقابل أي من القيم الأربع أي عملية محددة؛ القيم عشوائية بالكامل

د) 0010 تعني الجمع (Add)، 0110 تعني الطرح، 0000 تعني AND، و0001 تعني OR

الشرح: إشارة التحكم تتكون من 4 بتات، تحدد للALU أي عملية يجب تنفيذها؛ مثال: 0010 تعني الجمع، 0110 تعني الطرح، 0000 تعني AND، و0001 تعني OR.

الأخطاء: الخيار A يقتصر على قيمة واحدة خاطئة فقط بدلاً من الأمثلة الأربعة الموثقة. الخيار B يخطئ في عدد البتات ووظيفة الإشارة. الخيار C ينكر وجود تقابل محدد موثق صراحة بين القيم والعمليات.

الجواب: د.

س17: تمتلك ذاكرة البيانات (Data Memory) مدخلين ومخرجاً واحداً. ما هذان المدخلان، وما المخرج، وكيف يُحدّد نوع العملية (قراءة أم كتابة)؟

أ) المدخلان: العنوان وبيانات الكتابة. المخرج: نتيجة القراءة. يُحدّد النوع عبر إشارتي MemWrite و MemRead

ب) المدخلان: إشارة الساعة فقط مكررة مرتين. المخرج: عنوان الذاكرة فقط

ج) لا يوجد أي مداخل؛ يوجد فقط ثلاثة مخارج منفصلة

د) المدخل الوحيد هو رقم السجل، والمخرج الوحيد هو قيمة PC

الشرح: ذاكرة البيانات لديها مدخلان: العنوان وبيانات الكتابة، ومخرج واحد: نتيجة القراءة؛ حيث يتم التحكم عن طريق MemWrite و MemRead لتحديد إذا كنت سأكتب أو أقرأ.

الأخطاء: الخيار B و C و D يخترعون مواصفات غير مطابقة إطلاقاً للمدخلين والمخرج الفعليين الموثقين لذاكرة البيانات.

الجواب: أ.

س18: تُستخدم وحدة توسيع الإشارة (Sign Extension Unit) لتحويل قيمة صغيرة (16 بت) إلى قيمة أكبر (32 بت). كيف تملأ هذه الوحدة البتات الفارغة المتبقية؟

- (أ) تملؤها دائماً بأصفار بغض النظر عن إشارة القيمة الأصلية
- (ب) تضع أصفاراً إذا كانت القيمة موجبة، وتضع واحدات إذا كانت القيمة سالبة
- (ج) تملؤها دائماً بواحدات بغض النظر عن إشارة القيمة الأصلية
- (د) تترك البتات الفارغة دون أي قيمة محددة؛ تبقى عشوائية

الشرح: مثال: لدينا قيمة 16 بت، باقي القيم (البتات الفارغة) نضعها: صفر إذا كانت القيمة موجبة، وواحد إذا كانت القيمة سالبة؛ أي أنها تعمل على توسيع الإشارة بإضافة القيم حسب الحالة (دخل 16 بت، خرج 32 بت).

الأخطاء: الخيار A و C يطبقان قاعدة ثابتة واحدة بغض النظر عن الإشارة، بينما القاعدة الفعلية تعتمد على إشارة القيمة الأصلية. الخيار D ينكر وجود قاعدة محددة موثقة صراحة لملء البتات الفارغة.

الجواب: ب.

س19: تُعد مرحلة جلب التعليمات (Fetch) المرحلة الأولى في تنفيذ التعليمات. ما المكونات التي تحتاجها هذه المرحلة، وماذا يحدث فيها بالضبط؟

- (أ) تحتاج فقط إلى ذاكرة البيانات دون أي مكونات أخرى؛ لا يحدث فيها أي تغيير على PC
- (ب) تحتاج إلى ALU فقط؛ يحسب الناتج الحسابي مباشرة دون أي علاقة بـ PC
- (ج) تحتاج إلى PC وخلايا الذاكرة و Adder؛ يضيف Adder القيمة 4 إلى PC السابق، وتنتقل القيمة الجديدة إلى الذاكرة لتحديد مكان قراءة التعليمات
- (د) تحتاج إلى Register File فقط؛ تُقرأ التعليمات مباشرة من السجلات دون المرور بالذاكرة

الشرح: في مرحلة جلب التعليمات نحتاج إلى PC وخلايا الذاكرة و Adder؛ يقوم Adder بإضافة 4 إلى القيمة السابقة، وبعد الإضافة تدخل القيمة الجديدة إلى PC، وينتقل إلى الذاكرة لتحديد المكان الذي يحمل هذا العنوان وينتظر الحصول على إشارة قراءة ليتم قراءة هذه التعليمات.

الأخطاء: الخيار A و B و D يخترون مكونات ووظائف غير مطابقة لمكونات مرحلة جلب الفعلية الثلاثة (PC، الذاكرة، Adder) ووظيفتها الموثقة.

الجواب: ج.

س20: لتنفيذ تعليمات من نوع R-format مثل (add-sub-and-or-nor-slt)، تتطلب العملية ثلاث خطوات. ما هذه الخطوات الثلاث، وما المكونات الأساسية اللذان تحتاجهما؟

- أ) قراءة من الذاكرة، كتابة في الذاكرة، ثم مسح السجلات؛ تحتاج Data Memory فقط
- ب) جلب التعليمات من القرص الصلب، تفسيرها، ثم حذفها؛ تحتاج Hard Disk فقط
- ج) تشفير البيانات، إرسالها عبر الشبكة، ثم فك تشفيرها؛ تحتاج وحدة اتصال فقط
- د) قراءة سجلين يحملان المصدر، تنفيذ تعليمة ALU على محتوى السجل، وكتابة النتيجة في السجل؛ تحتاج ALU و Register File

الشرح: تتطلب: 1) سجلان للقراءة (السجلات تحمل المصدر) 2) تنفيذ تعليمات ALU على محتوى السجل 3) كتابة النتيجة في السجل. لذلك نحتاج إلى: Register file (للكتابة والقراءة من السجلات) و ALU (لتنفيذ التعليمة على القيم المقروءة من register).

الأخطاء: الخيار A و B و C يخترون خطوات ومكونات غير متعلقة إطلاقاً بتنفيذ تعليمات R-format الفعلية.

الجواب: د.

س21: يوضح تنسيق حقول تعليمة MIPS من نوع R-Type مواضع بتات محددة لكل حقل. ما هذه الحقول ومواضع بتاتها بالترتيب؟

- أ) (funct(5:0، (shamt(10:6، (rd(15:11، (rt(20:16، (rs(25:21، (op(31:26)
- ب) (op(5:0، (rs(10:6، (rt(15:11، (rd(20:16، (shamt(25:21، و funct(31:26) — أي بترتيب معاكس تماماً
- ج) حقل واحد فقط بحجم 32 بت يحمل كل المعلومات دفعة واحدة دون تقسيم
- د) (op(31:26 و (rs(25:0 فقط، دون أي حقول إضافية للتعليمة

الشرح: تنسيق الحقول: op في المواضع 31:26، rs في 25:21، rt في 20:16، rd في 15:11، shamt في 10:6، و funct في 5:0.

الأخطاء: الخيار B يعكس ترتيب جميع الحقول ومواضعها بالكامل. الخيار C ينكر التقسيم التفصيلي الموثق لحقول التعليم. الخيار D يختزل التعليم في حقلين فقط متجاهلاً باقي الحقول الأربعة.

الجواب: أ.

س22: في تعليمة من نوع R-Type، يكون الدخول لكل من السجلات الثلاثة بحجم 5 بت. ماذا يمثل كل من هذه الحقول الخمسة-بت الثلاثة؟

- (أ) الخمسة الأولى للوجهة، والخمسة الثانية والثالثة للمصدر الأول والثاني، أي عكس الترتيب الفعلي
(ب) الخمسة الأولى والثانية (rs و rt) تمثلان Source Register الأول والثاني، والخمسة الأخيرة (rd) تمثل Destination
(ج) الحقول الثلاثة تمثل المعنى نفسه تماماً دون أي تمايز وظيفي بينها
(د) لا علاقة لهذه الحقول بالسجلات المصدر أو الوجهة إطلاقاً؛ هي مخصصة لعنونة الذاكرة فقط

الشرح: الـ 5 الأولى والثانية هي عبارة عن Source Register الأول والثاني، أما الـ 5 الأخيرة فهي عبارة عن Destination.

الأخطاء: الخيار A يعكس ترتيب حقلي المصدر والوجهة بالكامل. الخيار C ينكر التمايز الوظيفي الواضح والموثق بين الحقول الثلاثة. الخيار D يخلط بين عنونة السجلات وعنونة الذاكرة، وهما سياقان مختلفان.

الجواب: ب.

س23: تُنفَّذ عملية الطرح (Subtraction) داخل الـ ALU باستخدام آلية رياضية محددة، مستفيدة من دائرة الجمع الموجودة أصلاً. ما هذه الآلية، وما العناصر المطلوبة لتنفيذها؟

- (أ) تُنفَّذ عبر دائرة طرح منفصلة تماماً عن دائرة الجمع، دون أي علاقة بينهما
(ب) تُنفَّذ فقط بواسطة البرمجيات دون أي دائرة عتادية مخصصة لها
(ج) $a - b = a + \text{NOT}(b) + 1$ ؛ نحتاج Mux للاختيار b أو (2×1) NOT(b)، و $\text{Binvert}=1$ يعني طرح، مع $\text{CarryIn}=1$
(د) تُنفَّذ عبر ضرب القيمتين ببعضهما ثم قسمة الناتج على اثنين

الشرح: $a - b = a + (-b) = a + \text{NOT}(b) + 1$ (نحتاج: 1) Mux من نوع 1×2 للاختيار b أو 2 $\text{NOT}(b)$ عندما $\text{Binvert}=1$ فهذا يعني عملية طرح، مع $\text{CarryIn}=1$.

الأخطاء: الخيار A ينكر الاستفادة الفعلية من دائرة الجمع نفسها لتنفيذ الطرح. الخيار B ينكر الطبيعة العتادية لهذه الآلية. الخيار D يخترع آلية رياضية غير صحيحة إطلاقاً.

الجواب: ج.

س24: تُنفَّذ عملية NOR داخل الـ ALU اعتماداً على قانون منطقي معروف. ما هذا القانون؟

أ) $\text{NOT}(a \times b) = \text{NOT}(a) + \text{NOT}(b)$ ، وهو قانون دي مورغان الخاص بـ NAND و NOR

ب) $a \text{ NOR } b$ يساوي $a \text{ AND } b$ دائماً دون أي تحويل منطقي

ج) لا يمكن تنفيذ NOR إطلاقاً باستخدام بوابات AND و OR و Inverter

د) $\text{NOT}(a + b) = \text{NOT}(a) \times \text{NOT}(b)$ ، أي معاكس مجموع القيمتين يساوي حاصل ضرب معاكسيهما

الشرح: NOR operation: $\text{NOT}(a + b) = \text{NOT}(a) \times \text{NOT}(b)$.

الأخطاء: الخيار A يصف قانون دي مورغان الخاص بـ NAND و NOR المطلوب هنا. الخيار B يخترع علاقة منطقية غير صحيحة. الخيار C ينكر إمكانية تنفيذ NOR بهذه البوابات، بينما الـ ALU يُبنى فعلياً منها لتحقيق جميع عملياته بما فيها NOR.

الجواب: د.

س25: تنتج عملية Set on Less Than (slt) القيمة 1 إذا كان r_s أصغر من r_t ، و 0 في باقي الحالات. كيف تُحسب هذه النتيجة عملياً باستخدام دائرة الجمع؟

أ) نحسب $(a - b)$ ؛ إذا كان بت الإشارة (Sign Bit) الناتج يساوي 1 فهذا يعني أن a أصغر من b ، فنربط بت الإشارة بالبت الأقل أهمية (LSB) للحصول على نتيجة المقارنة

ب) نحسب $(a + b)$ مباشرة؛ إذا كان الناتج زوجياً فهذا يعني أن a أصغر من b

ج) نقارن عدد البتات في a و b مباشرة دون أي عملية حسابية

د) لا يمكن حساب هذه العملية باستخدام دائرة الجمع؛ تحتاج دائرة منفصلة تماماً

الشرح: The operation produces 1 if $rs < rt$; نحسب $(a - b)$; إذا كانت النتيجة أصغر من الصفر (بت الإشارة=1) فهذا يعني أن a أصغر من b ; فنربط بت الإشارة الصادر من مخرج الجامع إلى البت الأقل أهمية (LSB) للحصول على نتيجة set on less than.

الأخطاء: الخيار B يخترع عملية حسابية وشرطاً غير متعلقين إطلاقاً بآلية المقارنة الفعلية. الخيار C ينكر الاعتماد الفعلي على عملية الطرح وبت الإشارة. الخيار D ينكر الاستفادة الموثقة من دائرة الجمع نفسها لتنفيذ هذه المقارنة.

الجواب: أ.

س26: لتنفيذ تعليمة $beq \$t1, \$t2, offset$ (اختبار التساوي والتفرع)، تمر العملية بخطوتين أساسيتين. ما هاتان الخطوتان، وما المكونات الخمسة المطلوبة للمقارنة؟

(أ) حساب عنوان هدف الفرع فقط، دون أي حاجة لمقارنة محتويات السجلين

(ب) 1) حساب عنوان هدف الفرع $2 \times (offset \times 4) + (PC + 4)$ مقارنة محتويات $t1$ و $t2$ ؛ نحتاج: تمديد الإشارة، جامع، PC، ملف سجلات، وALU

(ج) قراءة الذاكرة الثانوية فقط دون أي علاقة بالسجلات أو الALU

(د) تنفيذ عملية ضرب بين قيمتي $t1$ و $t2$ مباشرة دون أي جمع أو مقارنة

الشرح: (الخطوتان: 1) حساب عنوان هدف الفرع: $2 \times (offset \times 4) + (PC + 4)$ مقارنة محتويات $t1$ و $t2$ ؛ ونحتاج لذلك: تمديد الإشارة، جامع، PC، ملف سجلات، وALU. إذا كان $t1 = t2$ نأخذ الفرع، وإذا $t1 \neq t2$ لا نأخذ الفرع.

الأخطاء: الخيار A يتجاهل الخطوة الثانية الأساسية (المقارنة) الموثقة صراحة كجزء من تنفيذ beq . الخيار C يخترع مكوناً غير متعلق بهذه العملية إطلاقاً. الخيار D يخترع عملية حسابية غير موجودة في آلية beq الفعلية.

الجواب: ب.

س27: لبناء مسار بيانات بسيط (Simple Datapath)، تعتمد وظيفة ALU على صف التعليمات، وتُولد خطوط تحكم ALU ذات 4 بت من إشارة ALUOp ذات بتين. ما قيمة ALUOp المستخدمة لكل من: تعليمات التحميل والتخزين (lw/sw)، وتعليمات التفرع (beq)، وتعليمات R-Type؟

أ) R-Type=01 و beq=10 ، lw/sw=11

ب) R-Type=11 و beq=00 ، lw/sw=01

ج) lw/sw=00 (جمع)، beq=01 (طرح)، R-Type=10 (يعتمد على حقل funct)

د) القيمة نفسها (00) تُستخدم لجميع أنواع التعليمات الثلاثة دون أي تمييز

الشرح: للتحميل والتخزين (تعليمات الذاكرة) أضف (00). لتعليمات التفرع (beq) اطرح (01). واحدة من العمليات في حقل funct (10) لتعليمات R-Type.

الأخطاء: الخيار A و B يقدمان قيمة غير مطابقة للتخصيص الفعلي الموثق. الخيار D ينكر التمييز الموثق صراحة بين الأصناف الثلاثة عبر قيم ALUOp مختلفة.

الجواب: ج.

س28: تستقبل وحدة التحكم (Control Unit) حقل Op-Code من التعليمات كمدخل وحيد، وتنتج عدة إشارات تحكم كمخرجات. إلى أين تتجه كل مجموعة من إشارات التحكم الناتجة؟

أ) جميع الإشارات تتجه إلى Data Memory فقط دون أي وجهة أخرى

ب) جميع الإشارات تتجه إلى PC فقط دون أي وجهة أخرى

ج) لا تُنتج وحدة التحكم أي إشارات؛ وظيفتها الوحيدة تخزين التعليمات

د) MemRead/MemWrite/RegWrite تتجه لذاكرة البيانات وملف السجلات؛

RegDst/Branch/MemtoReg/ALUSrc تتجه لمحدد Mux؛ و ALUOp1/ALUOp0 تتجهان لوحدة تحكم ALU

الشرح: مخرجات وحدة التحكم: MemRead و MemWrite و RegWrite تذهب إلى Data memory
 Branch و Register File و Mux selector. RegDst و ALUOp0 و ALUOp1 تذهبان إلى ALU Control.

الأخطاء: الخيار A و B يختزلان وجهات الإشارات المتعددة في وجهة واحدة فقط. الخيار C ينكر الوظيفة الأساسية لوحدة التحكم بالكامل.

الجواب: د.

وفي النهاية نقول لكم : هذه المادة كانت مجرد محطة ، وأنتم من يصنع المسار.

لا تقبلوا لأنفسكم سوى الأفضل و أنتم جيل قادر على التغيير ، وثقوا أن الحلم يبدأ بخطوة ، والإصرار يوصلكم إلى القمة ، نراكم في مادة البنيان 2 بإذن الله

مع تمنياتنا لكم بالنجاح ، فريق البنيان ...

